Устройство для сопряжения

Ф- / ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцыалмстмческкхРеспублмк(22)Заявлено 03,0 08869/1 ением заявки М присое 23) При дарственный ком СССР делан изобретен и открытий(72) Авторы изобретения славский, Б. П. Н С, А, Аптекарь и Киевский ордена Трудового Квычислительн амени заволяюших маш с ного и уп(71) Заявител УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ 2 нала", адаптер помешает этот байт в свойбуферный регистр и посылает сигнал "информация от абонента" в интерфейс принимающей ЭВМ. Последняя уведомляет адаптер о приеме байта сигналом "информацияот канала. Затем запрашивается следуюший байт и цикл повторяется,. Передача1данных завершается специальным сигналомот любой из двух ЭВМ, Адаптер являетсясимметричным устройством, любая из соединяемых им ЭВМ может быть передающей или принимающей. Но в каждой конкретной операции передача данных ведетсяв одном направлении,Недостатком этих устройств являетсяих сложность и невысокая пропуская способность,Наиболее близким по своей техническойсущности к изобретению является устрой 1ство 2 для сопряжения, содержащее буферный регистр; подключенный входом квыходу первого элемента И-ИЛИ, два узла управления интерфейсом, входы которыхявляются соответствующими входами устыобретение отнтельной техник я к област и может быть исчис пользов ных ма В 0 о для сопряжения вычислите н. ( ВМ ) через и нтерфе йс вв вывода,5Известны устройства для сопряженияМ (адаптер канал-канал) Я , содержащие соединенные двусторонними связями блоки управления каналом и буферный накопитель, соединенный двусторонней связью с блоками управления каналом. Этот адаптер подключается к интерфейсам ввода-вывода двух ЭВМ и для каждой из них является внешним устройством.Адаптер принимает и декодирует коман- т 5 ды из обеих ЭВМ и настраивается на передачу данных в нужном направлении. Передающая ЭВМ посылает в адаптер команду записи, принимающая ЭВМ - команду чтения. Получив обе команды, адаптер по сылает в интерфейс передающей ЭВМ запрос на прием байта данных - сигнал информация от абонента", Получив байт, сопровождаемый сигналом информация от кадченко, А, П. Шередин, П, Шептунов3 7484 ройства, два триггера, подключенные первыми входами к выходам соответственно второго и третьего элемента И-ИЛИ, а вторыми входами - к выходам соответствующих элементов И, два элемента НЕ5 соединенные входами с соответствующими входами устройства, а выходами - с пер выми входами соответственно второго и третьего элементов И-ИЛИ, вторые входы которых подключены ко входам раэноимен ных элементов НЕ, третьи - к выходу четвертого элемента И-ИЛИ, а четвертые - , соответственно к первым выходам второго и первого узлов управления интерфейсом, первые выходы которых соединены с соот ветствующими входами четвертого и первого элементов И-ИЛИ. Недостаток этого устройстве состоит в низкой пропускной способности.Целью изобретения является повышение 20 пропускной способности устройства.Поставленная цель достигается тем, что в устройство для сопряжения, содержащее выходной буферный регистр, выход которого является информеционным выходом устройства, три элемента И-ИЛИ, узел управления первым интерфейсом, соединенный двусторонней связью с узлом управ пения вторым интерфейсом, два триггера и два элемента НЕ, причем первый входЗО узла управления первым интерфейсом подключен к первому информационному входу устройства и первому входу первого эле-. мента И-ИЛИ, первый выход - ко второму входу первого элемента И-ИЛИ и пер 35 вому входу второго элемента И-ИЛИ, выход которого соединен с первым входом первого триггера, а вторые вход и выходк соответствующему входу и выходу пер 40 вой группы управляющих входов и выходов устройства, выход первого триггера и вход первого элементе НЕ подключены к соответствующим выходу и входу первой группы входов и выходов устройства, первый45 вход узла управления вторым интерфейсом соединен со вторым информационным входом устройства и третьим входом первого элемента И-ИЛИ, первый выход - с четвертым входом первого элемента И-ИЛИ и первым входом третьего элемента И 50 ИЛИ, выход которого подключен к первому входу второго триггера, а вторые вход и выход - к соответствующим входу и выходу втоРой группы управляющих входов и55 выходов устройства, выход второго триггера и вход второго элемента НЕ соединены с соответствующими входом и выходом второй группы управляющих входов 01и выходов устройства, введены выходной буферный регистр, элемент И, узел коммутации, причем выход первого элемента И-ИЛИ через входной. буферный регистр соединен с информационным входом элемента И, выход и управляющий вход которого соответственно подключены ко входу выходного буферного регистра и первому выходу узла коммутации, второй выход которого соединен с пятым и шестым входами первого элемента И-ИЛИ, а третий выход - со вторыми входами второго и третьего элементов И-ИЛИ, третьи входы которых подключены соответственно к выходу первого элемента НЕ и первому входу узла коммутации и к выходу второго элемента НЕ и второму входу узла коммутации, первый выход которого соединен с четвертыми входами второго и третьего элементов И-ИЛИ, третий вход - с первым выходом узла управления первым интерфейсом и пятым входом третьего элемента И-ИЛИ, а четвертый вход - с первым выходом узла управления вторым интерфейсом и пятым входом второго .элемента ИИЛИ, второй вход первого триггера и пятый вход узле коммутации подключен ко входу первого элемента НЕ, второй вход второго триггера и шестой вход узла коммутации соединены со входом второго элемента НЕ. Кроме того, узел коммутации содержит три элемента И-ИЛИ, два одновибратора и триггеры занятости входного и выходного буферных регистров, причем первые входы элементов И-ИЛИ соединены с третьим входом узла, а вторые входы - с четвертым входом узла, третьи и четвертые входы первого и второго элементов И-ИЛИ соединены соответственно с пятым и шестым входами узла, а выходы - соответственно со входом первого одновибратора, подключенного выходом. к первому входу триггера занятости входного буфера и второму выходу узла, и с первым входом триггера занятости выходного буфера, второй вход которого подключен к. выходу второго одновибратора, второму входу триггера занятости входного буфера и первому выходу узла, а выход - к третьему и четвертому входам третьего элементе И-ИЛИ, соединенного пятым и шестым входами соответственно с первым и вторым входами узла, выходом - со входом второго одновибратора, а седьмым и восьмым входами - с первым выходом триггера занятости входного буфера, вто рой выход которого является третьим выходом узла.На чертеже представлена блок-схема устройства, содержащая выходной буферный регистр 1, входной буферный регис 2, узел 3 коммутации, узел 4 управлен первым интерфейсом, узел 5 управления вторым интерфейсом, триггеры 6 и 7, новибраторы 8 и 9, триггер 10 занято ти входного буфера, триггер 11 занято ти выходного буфера, элементы И-ИЛИ 1 17, элемент И 18, элементы НЕ 19 и 20. На чертеже также обозначены инфор мационные входы 21 и 22 устройства, формационные выходы 23 и 24 устройс ва (шины 21 и 23 - канала и абонента первого интерфейса, а шины 22 и 24 от канала и абонента второго интерфейса), группы управляющих выходов 25 и 26 и входов 27 и 29 (линии 25 управления абонента первого интерфейса, линии 26 управления от абонента второго интерфе са, линия 27 управления от канала перво го интерфейса, в том числе линия 28 "и формация от канала", а также линия 29 управления от канала второго интерфейс 29, в том числе линия 30 информация от канала", линия 31 сигнала управлени передачей данных из первого интерфейса во второй, линия 32 сигнала управления передачей данных из второго интерфейса в первый).Устройство работает следующим обра зом.Перед началом передачи данных триг геры 6, 7, 10, 11 сброшены, сигналы линиях 28 и 30 отсутствуют, на выход элементов НЕ 19 и 20 - разрешающие потенциалы. Если задана передача даннь в направлении, например, из первого ин терфейса во второй, налинии 31 устана ливается разрешающий потенциал, на ли нии 32 - запрещающий. Эти потенциалы сохраняются да конца операции.От потенциала на линии 3 1 срабатыв ет элемент И-ИЛИ 12 и устанавливаетс триггер 6. Выходной сигнал этого триг ра поступает в первый интерфейс в каче ве запроса на прием байта данных. В о вет на этот сигнал канелввода-вывода передающей ЭВМ устанавливает на шинах 21 байт данных; сопровождая его сигна лом на линии 28. Последний сбрасывает триггер 6, а также переключает элемент 15, вследствие чего срабатывает одновибратор 8. В ответ на сброс триггера 6 че 55 рез некоторое время снимается сигнал на линии 28. Выходной сигнал одновибрато ра 8 записывает байт с шин 21 в регистр 2 через элемент И-ИЛИ 14 (количество Таким образом, устройство обеспечивает большую пропускную способность по сравнению с прототипом за счет того, что принимающая и передающая стороны устройства работают параллельно во времени,748401разрядов элемента И-ИЛИ 14 и элементаИ 18 соответствует разрядности регисттр . ров 1 и 2).ия Этим же сигналом устанавливается5 триггер 10, одиночное состояние котороод- го указывает, что в регистре 2 хранитсяс- байт данных. Аналогичную функцию выполс- . няет и триггер 11, но по отношению к ре 2 гистру 1. От единичного состояния триггера 1 0 и нулевого. состояния триггера1 1 срабатывает элемент 17 и затем один- новибоатор 9. Выходной сигнал последне-т- го производит перепись байта из регистра 2 в регистр 1 через элемент И 18, атакже через элемент И-ИЛИ 13 устанавливает триггер 7, Выходной сигнал этого триггера поступает во второй интерфейс от в качестве запроса. на выдачу байта данных, который установился на шинах 24 с й выхода регистра 1.Выходной сигнал одновибратора 9 таки же устанавливает триггер 11 и сбрасывает триггер 10. Нулевое состояние последа него означает, что регистр 2 свободен и,иследовательно, можно запрашивать следуя юший байт данных. Когда снимается сигнал на линии 28 и установится разрешающий потенциал на выходе элемента НЕ 19от потенциала с инверсного выхода триггера 10 сработает элемент И-ИЛИ 12 иустановится трйггер 6.Реагируя на выходной сигнал триггера7,. канал ввода-вывода принимающей ЭВМсчитывает байт с шин 24 и подтверждает ах прием сигналом на линии 30. Этот сигналсбрасывает триггер 7, проходит через элетх мент И-ИЛИ 16 и сбрасывает триггер 11,Нулевое состояние последнего означает,что регистр 1 освободился и туда можнопоместить следующий байт. Когда этот40байт будет получен, то, как описано выше,он запишется в регистр 2, установится а- триггер 10, сработает одиовибратор 9 ибайт будет передан во второй интерфейс.Аналогично производится прием и выдача45всех последующих байтов.Передача данных в противоположном направлении производится аналогичным обра 50зом. При этом на линии 32 установленразрешающий потенциал, на линии 31 запрещающий и соответственно работа 1 отдругие входы элементов И-ИЛИ 12-17.7484 7ричем передача данных происходит на максимальной скорости каналов, соединяемых устройством. Форму ла из обре те ния 1. Устройство для сопряжения, содержащее выходной буферный регистр, выход которого являетсяинформационным выхо дом устройства, три элемента И-ИЛИ, узел управления первым интерфейсом, соединенный двусторонней связью с узлом управления вторым интерфейсом, два триггера и два элемента НЕ, причем первый вход узла управления первым интерфейсом под ключен к первому информационному входу устройства и первому входу первого элемента И-ИЛИ, первый" выход" - ко второму входу первого элемента И-ИЛИ и первому 2 О входу второго элемента И-ИЛИ, выход которого соединен с первым входом первого триггера, а вторые вход и выход - к соответствующему входу и выходу первой группы управляющих входов и выходов устройства, выход первого триггера и. входпервого элемента НЕ подключены к соответствующим выходу и входу первой группы входов и выходов устройства, первый вход узла управления вторым интерфейсом ЗО соединен со вторым информационным входом устройства и третьим входом первого элемента И-ИЛИ, первый выход - с четвертым входом первого элемента И-ИЛИ и первым входом третьего элемента И ИЛИ,. выход которого подключен к первому входу второго триггера, а вторые вход и выход - к соответствующим входу и выходу второй группы управляющих входов и выходов устройства, выход второго триг-ф "гера и вход второго элемента НЕ соединены с соответствующими входом и выходом второй группы управляющих входов и выходов устройства, о т л и ч а ю щ е - е с я тем, что, с целью повышения про- ф 5 пускной способности устройства,"в"него введены выходной буферный регистр, элемент И, узел коммутации, причем выход первого элемента И-ИЛИ через входной буферный регистр соединен с информаци оиным входом элемента И, выход и управляющий вход которого соответственно подключены ко входу выходного буферного регистра и первомувыходу узла коммутации, второй выход которого соединен с пятым и шестым входами первого элемен 01 8 та И-ИЛИ, а третий выход - со вторымивходами второго и третьего элементов ИИЛИ, третьи входы которых подключенысоответственно к выходу первого элемента НЕ и первому входу узла коммутациии к выходу второго элемента НЕ и второму входу узла коммутации, первый выходкоторого соединен с четвертыми входами второго и третьего элементов И-ИЛИ, третий вход - с первым выходом узла управления первым интерфейсом и пятым входомтретьего элемента И-ИЛИ, а четвертый вход-с первым выходом узла управления вторым интерфейсом и пятым входом второго элемента И-ИЛИ, второй вход первого триггера и пятый вход узла коммутации подключен ко входу первого элемента НЕ, второй вход второго триггера и шестой вход узла коммутации соединены со входом второго элемента НЕ.2. Устройство по и. 1, о т л и ч а - ю щ е е с я тем, что узел коммутации содержит три элемента И-ИЛИ, два одновибратора итриггеры занятости входного и выходного буферных регистров, причемпервые входы элементов И-ИЛИ соединеныс третьим входом узла, а вторые входы -с четвертым входом узла, третьи и четвертые вхОды первого и второго элементов И-ИЛИ соединены соответственно спятым и шестым входами узла, а выходысоответственно со входом первого одновибратора, подклыченного выходом к первомувходу триггера занятости входного буфераи второму выходу узла, и с первым входом триггера занятости выходного буфера,второй вход которого подключен к выходувторого одновибратора, второму входу триггера занятости входного буфера и первомувыходу узла, а выход - к третьему и четвертому входам третьего элемента И-ИЛИ,соединенного пятым и шестым входами соответственно с первым и вторым входами узла, выходом - со входом второго одгвибратора, а седьмым и восьмым входами - с первым выходом триггера занятос-.ти входного буфера, второй выход которого является третьим выходом узла. Источники информации,принятые во внимание при экспертизе1, "Мультипроцессорные системы и параллельные вычисления. Под ред.ф, Г, Энслох, М., "Мирф, 1976.2. Патент США Ъ 3400372,кл, 340-172.5, 1970.Тираж И Гссударст елам нзобр Москва, Ж еи ногоений35, Р Подлиснокомитета СССРоткрытийшская наб., д. 4/5