Устройство для вычитания

(51) М 7/50 с присоединени ки .% 2619459/18-2 Гасударственный комите СССР ио делам изобретений и открытий(23) Приоритет Опубликовано 07.07 Ц 0 Бел Дата опубликования описания. Л. Барано УССР т кибернетики ин рдена Ле 1) Заявите 54) УСТРОЙСТВ Я ВЫЧИТА Ццио зач Изобретение относится к вычислительной технике и предназначено для испол зования в арифметических устройствахИзвестно устройство для вычитания, содержащее регистры, триггеры, эле 5 мента И, ИЛ 4, НЕ и задержки ХНедостатком такого устройства является то, что данное устройство произво/дит только вычитание двоичных чисел ито не может непосредственно производить их сложение. Кроме того схема тако 1 о устройства довольно сложна.Известно устройство для сложения и вычитания, содержащее три регистра и одноразрядный сумматор-вычитатель, в котором для выполнения операций сложения или вычитания нет необходимости в предварительном преобраэомнии кодов 12.Недостатком такого устройства явжется его относительная сложность.Наиболее близким к изобретению является устройство для вычитания, содержа щее два регистра, триггер, четыре эле 2мента И, два элемента ИЛИ, элементи два элемента задержки 31 .Недостатком такого устройства является его функциональная оцаниченностьсостоящая в невозможности выполненияоперации сложения без преобразованиякодов чисел, например: в дополнительныо к д.ель изобретения - расширение функнальных .воэможностей устройства, ключающееся в возможности выполнения операции сложения.Для достижения поставленной цели в устройство для вычитания, содержащее два регистра, триггер, четыре элемента И, два элемента ИЛИ, элемент НЕ и два элемента задержки, причем единичный и нулевой выходы триггера подключены к первым входам первого и второго эжмен гов И соответственно, вторые входы которых соединены с выходом первого регистра, вход которого подключен к выходу первого элемента И, выход второго элемента И ерез первый элемент задерж3 7465 ки подключен и единичному входу триггера, нулевой и единичный выходы триггера соединены с первыми входами третьего и четвертого элементов И соответсъвенно, выходы которых подключены ко5 входам первого элемента ИЛИ, выход которого соединен со входом второго регистра, выход которого подключен ко второму входу третьего элемента И и входу эле мента НЕ, выход которого подключен йо 10 второму входу четвертого элемейта И, нулевой вход триггера через второй элемент задержки соединен с выходом второго эле- мента ИЛИ, первыйвход которого подключен к шине сброса, введены пятый и шестой элементы И, выходы которых подклю чены ко второму и третьему входам второго элемента ИЛИ, первые входы подключены соответственнр й шине вычитания и шине сложения, а вторые входы - соответО ственно к выходу второго регистра и вьм ходу элемента НЕ.На чертеже изображена функциональная схема устройства.Устройство для вычитания содержит 25 два регистра 1 и 2, триггер 3, два элемента задержки 4 и 5 элементы 6-11 И, элементы 12 и 13 ИЛИ, элемент 14 НЕ, шину 15 сбрс"а, шину 16 вычитания и шину 17 сложения, 30 Выход регистра 1 подюпочен к первь 1 м входам элементов 6 и 7 И. Второй вход элемента 6 И подключен к единичному выходу триггера 3 и первому элементу 8 И, Второй вход элемента 7 И подключен к нулевому выходу триггера 3 и первому входу элемента 9 И, подключенного вторым входом к входу элемента 14 НЕ, первому входу эдзмента 10 И и выходу 4 О реестра 2. Регистр 2 подключен входом к выходу элемента 12 ИЛИ, подключенного входами к выходам элементов 8 и 9 И.Выход элемента 6 И подключен к входу регистра 1, Выход элемента 7 И под 45 ключен к входу элемента 4 задержки подключенного выходом к единичному входу триггера 3, нулевой вход которого подключен к выходу элемента 5 задержки.Элемент 13 ИЛ 4 подключен выходом к входу элемента 5 задержки, первым входом - к шине 15 сброса, вторым входом - к выходу элемента 10 И и третьим входом - к выходу элемента 11 И.Второй вход элемента О И подключен к шине вычитания 16. Первый вход элемента 11 И юдключж й второму вхо ду элемента 8 И и выходу элемента 14 13НЕ, а второй вход - к шине 17 сложеНия еУстройство для вычитания работает следующим образом.В исходном состоянии триггер 3 устанавливается в нулевое состояние сио-налом, поступающим по шине 15 сброса.Работа устройства в режиме вычитания обеспечивается подачей потенциала по шине 16 вычитания на второй вход элемента 10 И, который открывается этим сигналом.В режиме сложения отпирающий потенциал поступает по шине 17 сложения на второй вход элемента 11 И,В реестр 1 по синхронизирующим им пульсам тактовой частоты последоватещ но, начиная с младших разрядов, записываежя двоичный код вычитаемого в ре-жиме вычитания) либо двоичный код первого слагаемого в режиме сложения).В регистр 2 двоичный код уменьшаемого (в случае вычитания) либо второго слагаемого в случае сложения) записывается последовательно по синхронизирующим импульсам, задержанным на пожпериода тактовой частоты, относительно синхронизирующих импулы:ов регистра 1.На шину 15 сброса поступает серия временных сигналов, совпадающих по времени с моментами считывания с выходарегистра 2 последнего и -го разряда двоичного кода Рассмотрим работу устройства в режиме вычитания, в котором элемент 10И открыт сигналом, поступающим по шиневычитания 16, а элемент 11 И закрытввиду отсутствия сигнала на шине сложения 17,Двоичные йоды вычитаемого считываются с выхода регистра 1 посйедовательно, начиная с младшего разряда. Так йакв исходном состоянии триггер 3 находиъся в нулевом состоянии, то элемент 9 Иоткрыт его нулевым выходом, а эвзмент8 И закрыт его единичным выходом, Свыхода регистра 2 считывается последовательно, начинаи с младшего рюряда,двоичный код уменьшаемого, который через элемент 9 И, открытый нулевым выходом триггера 3, и элемент 12 ИЛИ поступает на вход регистра 2Таким образом, младшие разридьуменьшаемого переписываются без изменения с выхода регистра 2 на еГо вход дотех пор, пойа триггер 3 не вврейдет вединичное состояние.7465 Триггер 3 установится в единичное состояние первой младшей единицей двоичного кода вычитаемого, которая с выхода релстра 1 через элемент 7 И, открытый нулевым выходом триггера 3, поступает на единичный вход триггера 3 спустя время задержки элементом 4. Элемент 4 задерживает импульс единицы кода вычитаемого на время его действия на выходе регистра 1.В результате триггер 3 перейдет в единичное состояние только после окончания действия импульса единицы вычитаемого на выходе регистра 1. Этим обеспечивается стирание первой единицы кода вычитаемого 5 с помощью эпемента 6 И, закрытого единичным выходом триггера 3.После перехода триггера 3 в единичное состояние эдзменты 7 и 9 И закрываюси нулевым выходом триггера 3, а эле- о менты 6 и 8 И откроются единичным выходом триггера 3.В результате инвертированный с помощью элемента 14 НЕ двоичный код уменьшаемого поступает Через элементы 8 И и 12 ИЗБ на вход регистра 2, а двоичный код вычитаемого переписывается без изменения через элемент 6 И с выхода регистра 1 на его вход.Так будет прододжатъся до тех пор, пока на выходе регистра 2 не появится импульс единицы двоичного кода уменьшаемого, который через элементы 5 И, 13 ИЛИ и элемент 5 задержки поступит на нулевой вход триггера 3. Элемент 5 35 задержки задерживает импульс единицы уменьшаемого на время его действия на выходе регистра 2. Этим обеспечивается инвертирование единицы двоичного кода уменьшаемого с помошью элемента 14 НЕ. 4 п Благодаря элементу задержки 4 эта единица двоичного кода первого слагаемого на вход регистра 1 не псступнт и сотрется с помошью элемента 6 И, закрытого единичным выходом триггера 3. После перехода триггера 3 в единичное состояние двоичный код второго слагаемого инверти руется элементом 14 НЕ и записывается в инвертированном виде через элемент 8 И, открытый единичным выходом триггера 3, и элемент 12 ИЛИ в регистр 2. В это время двоичный код первого слагаемого переписывается беэ изменения через элемент 6 И, открывший единичным выходом После перехода триггера 3 в нудевоесостояние импуйьсом единицы двоичногокода уменьшаемого устройство возвраща 45ется в исходное состояние,и процесс вычислений повторяется аналоичным образом. Следуюшие разряды уменьшаемогопосле установки триггера 3 в нулевое состояние переписываются без изменения с выхода регистра 2 на его вход черезэлементы 9 И и 12 ИЛИ до тех пор, пока следуюшая единица вычнтаемого черезэлементы 7 И и элемент 4 задержки иепереведет триггер 3 в единичное состояние.Единица вычитаемого, которая устанавливает триггер 3 в единичное состояние, на вход режстра 1 не проходит и 13 6стирается с помацью элемента 6 И, закрытого единичным выходом триггера 3.После перехода триггера 3 в единичное состояние двоичный код вычитаемогопереписывается без изменения с выходарегистра 1 на его вход через эдэмент 6И, открытый единичным выходом триггюра 3, а двоичный код уменьшаемого ин-вертируется элементом 14 НЕ и черезэлементы 8 И и 12 ИЛИ записываетсяв регистр 2 до тех пор, пока единицадвоичного кода уменьшаемого с выходареестра 2 не поступит на вход установки в нулевое состояние триггера 3 черезэлемент 10 И, 13 ИЛИ и элемент 5 задержки.Вычислительный процесс вычитания продолжается до тех пор, пока в регистре 1не сотрется последняя единица двоичногокода вычитаемого. Двоичный код разностификсируется в регистре 2. Есщ уменьшаемое меньше вычитаемого разность получается в дополнительном коде,Рассмотрим работу устройства в режиме сдохения, которыЯ устанавливается подачей по шине сложения 17.отпираюшегосигнала на второй вход элемента 11 И.В исходном состоянии триггер 3 находится в нулевом состоянии, элементы7 и 9 И открыты нулевым выходом триггера 3, а элементы 6 и 8 И закрытыединичным выходом триггера 3,Двоичный код второго слагаемого, начиная с младших разрядов, переписывается без изменения с выхода регистра 2 наего вход через элементы 9 И и 12 ИЛИдо тех пор, пока триггер 3 не перейдет вединичное состояние. Триггер 3 переведет единичное состояние первая младшаяединица двоичного кода первого слагаемою, которая с вьхода регистра 1 поступитчерез элемент 7 и, открытый нулевымвыходом триггера 3, и элемент задержки4 на единичный вход триггера 3.7465 7трп гера 3, с выхода регирвход. Так будет продолжаться до первого нуля в двоичном коде второго слагаемого, который с помощью элемента 14 НЕ преобразуется в единичный сигнал,:Зтот еди- ничный импульс с выхода элемента 14 НЕ через элементы Б И, 12 ИЛИ записывается в регистр 2 и через элементы 11 И, 13 ИЛИ и элемент 5 задержки поступает на нулевой вход триггера 3, 10Посж перехода триггера 3 в нулевоесостояние устройство возвращается в исходное состояние, и процесс вычисления повторяется аналогичным образом.Следующие разряды второго слагаемо 15 го после перехода триггера 3 в нулевое состояние переписываются без изменения через элементы 9 И, 12 ИЛИ с выхода регистра 2 на его вход до следующей единицы первого слаГаемого, которая через 20 элемент 7 И и элемент 4 задерркки пере водит трикстер 3 в единичное состояние, и стирается с помацью элемента 6 И, закрытого единичным выходом триггера 3.После перехода триггера 3 в единичное 25 состояние двоичный код первого слагаемо 1 о переписывается без изменения через элемент 6 И, открытый единичнйм вйхо:- дом триггера 3, с выхода регистра 1 на его вход. Двоичный код второго слагае мого инвертируется элементом 14 НЕ и записывается в инвертированйом виде через элементы 8 И, 12 ИЛИ в регистр 2 до первого нуля в двоичном коде второго слагаемого, который через элемент 14 35 НЕ в виде импульса единицы запишется в регистр 2 через элемент 8 И, 12 ИЛИ и через элементы 11 И, 13 ИЛИ и элемент 5 задержки переведет триггер 3 в нулевое состояние. 40Процесс вычислений продолжается до тех пор, пока в регистре 1 не сотрется последняя единица двоичного кода первого слагаемого. Результат сложения фиксиру ется в регистре 2.45Данное устройство обладает более широкими функциональными возможностямипо сравнению с известным, так как крс.ме.операции вычитания позволяет осуществлять операцию сложения двух двоичных 50операндов. 13 8 Формула изобретения Устройство для вычитания, содержащеедва регистра, триггер, четыре элементаИ, два элемента ИЛИ, элемент НЕ и дваэлемента задержки, причем единичный инулевой выходы триггера подключены кпервым входам первого и второго элементов И соответственно, вторые входы которых соединены с выходом первого регистра, вход которого подключен к выходупервого элемента И, выход второго элемента И через первый элемент задержкиподключен к единичному входу триггера,нулевой и единичный выходы триггера соединены с первыми входами третьего ичетвертого элементов И соответственно,выходы которых подключены ко входампервого элемента ИЛИ, выход которогосоединен со входом второго регистра, выход которого подключен ко второму входутретьего элемента И и входу элементаНЕ, выход которого подключен ко второму входу четвертого элемента И, нулевойвход триггера через второй элемент задержки соединен с выходом второго элемента ИЛИ, первый вход которого подключен к шине сброса, о т л и ч а ю -щ е е с я тем, что, с целью расширенияфункциональных возможностей устройства,заключающегося в возможности выполнения операции сложения, в устройство введены питый и шестой элементы И, выходы которых подключены ко второму итретьему входам второго элемента ИЛИ,первые входы подключены соответственно к шйне вычитания к шине сложения, авторые входы - соответственно к выходувторого реГистра и выходу элемента НЕ.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Ь 2500770/18-24,кл. 6 06 Р 7/50, 1977.2. Справочник по цифровой вычислительной технике, Под ред. Б. Н, МалиновскоГо. Киев, фТехникаф, 1974, с.188,рис. 4.266,3. Авторское свидетельство СССРпо заявке М 2586372/18-24,кл. б 06 Р 7/50, 1978 (прототип).746513 Составитель А. ЗоринКовальчук Техред А. Шепанская Корректор М. Кос то филиал ППП фПатент, г. Ужгород, ул. Проектная, 4 Тираж 751 ударстэенного комит изобретений и открыт , Ж, Раушская на 4104/18 ЦНИИПИ Гос по дела 13035, Москва