Устройство для дифференциально-фазной защиты сборных шин

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик,0377 (21) 24654 3 явки (чо -ос рствеиныи комиСССРлам изобретеиии открытий О. Бюллетень Мо о 250 ликов опубл 621.316.088.8) коваиияописания 3004.8) Авторы зобретен Тимофеев Л агинский, В выдов и) Заявите овосибирский электротехнический институт 54) УСТРОИСТВО ДЛЯ ДИФФЕРЕНЦИАЛЬНО Ф 11 ЗНО ЗАЦИТЫ СБОРНЫХ ШИНяются диффере торможением с Изобретение относится к области релейной зашиты и может быть использовано для защиты сборных шин электростанций и подстанций, а также для защиты ошиновок силовых трансформаторов и автотрансформаторов.Известно устройство дифференциальной защиты шин, содержащее группу параллельно включенных выпрямительных полумостов, питающихся токами плеч защиты, тормозные и рабочие сопротивления,трансформатор, включенный в дифференциальную цепь защиты, диодный мост и реагирующий орган и Формирующее тормозной сигнал, пропорциональный абсолютному значению притекающих (положительных полуволн), или вытекающих (отрицательных полуволн) токов присоединений 1).Известно также устройство дифферен циальной защиты с торможением на выпрямленных токах, содержащее пусковой и избирательный орган, логическую часть и датчики тока и Формирующее тормозной сигнал, пропорциональный разности между арифметической суммой токов присоединений и модулем дифференциального тока.Оба устройства яв нциальными защитами с присущим им недостаточным быстродействием и селективностью. Кроме того, зашиты с торможением снижают свою чувствительность к внутренним коротким замыканиям при наличии токов отсоса.Известно также устройство дифференциально-Фазной защиты, содержащее нелинейные датчики тока, резисторы в цепи каждого датчика, схему преобразования входных величин, схему сравнения на резистора., шунтированных стабилитронами, и присоединенный к ней через емкости реагирующий орган.Однако и это устройство не может обеспечить селективности действия защиты в переходных режимах внешнего короткого замыкания в условиях предельно искаженной информации от трансформаторов тока поврежденных присоединений и сохранение быстродействия при внутренних коротких замыканиях.Кроме того, известно устройство, содержащее датчики тока, включенные в каждое плечо зашиты, многоплечевой диодный мост со средней точкой, присоединенную к нему схему сравнеьия, на выход которой подключен выпрями- тельный мост, выявитель Факта несовпадения во времени дифференциальногои суммарного токов, пороговый орган,Фазный орган, пусковой орган, логический блок И и датчик дифференциального тока, при этом средняя точкаупоМянутоГо диодного моста соединеначерез пороговый орган с одним иэ входов схемы сравнения, другие входы которой соединены с отрицательными вы"ходами многоплечевого моста, а выходпорогового органа соединен с выявителем, второй вход которого соединенс выходом датчика дифференциального тока, причем выход выявителя соединен с одним из входов логическогоблока И, второй и третий выходы которого соединены с фазис и пусковыморганом соответственно, последний изних включен в дифференциальную цепь,а фазный орган подключен к выходуупомянутого выпрямительного моста (2,Однако это устройство при довольно сложном исполнении может иметьнедостаточную чувствительность и быстродействие при внутренних короткихзамыканиях в условиях значительноискаженной информации от трансформа-.торов тока или сдвинутых по фазе токах.Цель изобретения - повышение чувствительности и быстродействия защиты при внутренних коротких замыканиях,Это достигается тем, что в устройство дифференциально-фазной защиты,содержащее датчики тока, включенныев каждое плечо защиты, выходы которых присоединены к многоплечевомудиодному полумосту, присоединенный кнему двуплечий блок сравнения на резисторах, фазный орган, связанный сблоком сравнения через выпрямительный мост, пусковой орган, логическийблок И, два входа которого соединеныс пусковым и фазным органами соответственно, а выход - с выходным органом, два формирователя входных логических сигналов, блок временной задержки, два логических элемента, блоки разрешения и запрещения срабатывания, причем пусковой орган и одинформирователь входного логическогосигнала включены последовательно вдифференциальную цепь между соединенными в одну точку одноименными концами вторичных обмоток датчиков тока исредней точкой блока сравнения, выходдругого формирователя входных логических сигналов, подключенного к многоплечевому диодному полумосту, связан с блоком временной задержки и одним из входов первого логического элемента, второй и третий входы последнего соединены с выходом Формирователя входного логического сигнала и вы"ходом второго логического элементасоответственно, входы же второго логического элемента соединены с выходом блока временной задержки и первого логического элемента, кроме того.выходы первого и второго логических элементов подключены к блокам разрешения и запрещения срабатывания соответственно, выходы последних объединены и являются одним из входов логического элемента И.На фиг. 1 изображена Функциональная схема устройства; на фиг. 2 а,б - осциллограммы токов и напряжений на элементах защиты при внутреннем и внешнем коротком замыкании.Предлагаемое устройство содержит систему сборных шин 1 с присоединениями и линейными трансформаторами тока, блок датчиков тока 2, одноименные вторичные концы которых подключены к многоплечевому диодному полумосту 3, пусковой орган 4, формирователи 5 и б входных логических сигналов, один из которых вместе с пусковым органом 4 включен в дифференци альную цепь, образованную соединением средней точки схемы 7 сравненияс оставшимися свободными одноименными концами датчиков, выпрямительныймост 8 Фазный орган 9, блок 10 временной задержки, логические элементы11 и 12, блок 13 разрешения срабатывания, блок 14 запрещения срабатывания, логический блок И 15 и выходнойорган 16.Устройство работает следующим образом. В основу принципа действиялогической части схемы положено следующее свойство переходного процесса в трансформаторе тока при преимущественно активной нагрузке. При возникновении короткого замыкания, покане насытился сердечник трансформатора .тока, первичный ток трансформируется во вторичную цепь практическиполностью, а ток намагничивания ра вен нулю (идеальная трансформация). Через некоторое время (в тяжелом переходном процессе - даже менее 5 мс) в каждом периоде от момента прохождения первичного тока черезнулевое значение в сторону полярности апериодической слагающей трансформатор тока насыщается и происходитсрыв вторичного тока, когда последний быстро приобретает практически нулевую величину, а Мгновенноезначение тока намагничивания - величину приведенного первичного тока.Таким образом, передний Фронт токанамагничивания всегда отстает от переднего Фронта вторичного тока. Иэ вестно, что дифференциальный ток сосТоит иэ алгебраической сумщй мгно.венных значений вторичных токов,но при внешних коротких замыканияхэта сумма в наиболее тяжелых переход-ннх процессах равна току намагничивания насытившегося трансформатора тока поврежденного присоединения. При внутренних ксротких замыканиях, если первичные тока присоединений близки по фазе друг к другу, дифференциаль 729718ный ток практически равен арифметической сумме мгновенных значений вторичных токов. Следовательно, при внутренних коротких замыканиях передние фронты выпрямленных дифференциального и суммы входных токов совпадают, а при внешних. - второй будет отставать от первого. По факту упомянутого отставания можно давать запрет на срабатывание устройства.Сигналы от датчиков тока разделяются по знаку полупериода с помощью1многопЛечевых диодных полумостов 3 и поступают на вход схемы 7, выполненной на резисторах 17 и 18, стабилитронах 19 и 20, и противовключенных им диодах 21 и 22. Последние позволяютосуществить развязку между плечами блока сравнения.При внешних коротких замыканиях (см. фиг. 2,6) одновременно осуществляют токи положительной и отрицатель ной полярности, при этом в случае идеальной работы трансформатора тока, сигнал на входе фазного органа 9 равен нулю, а напряжение, снимаемое с плеч схемы сравнения, равно двойному напряжению стабилизации стабилитронов (2 У .) при токе короткого замыкания,стпревышающем ток стабилизации. При достижении напряжения в плечах схемы 7 (1,7-1,8) И формирователь б выдает сигнал на входы 11 и 10 (ПЗ). По истечении времени, выбранном меньше минимально возможного времени идеальной трансформации трансформатора тока, блок 10 выдает разрешающий сигнал ф 1 на вход элемента 12, на друтвом входе которого также имеется сигнал ф 1, так как ток в дифференциальной цепи в течение этого времени практически отсутствует и формирователь 5. не выдает сигнал на вход эле мента 11. В результате совпадения сигналов 111 на входе элемента 12, реализующего логическую операцию И-НЕ, , на его выходе появляется 0 (П), который прикладывается ко входу блока 4 13 и к одному из входов элемента 11, предупреждая совпадение 1 на трех его входах при срывах вторичного тока одного из трансформаторов тока и выдаче в этом случае 1 с Формиро вателем 5. Процесс повторяется в каждом периоде при наличии апериодической составляющей или полупериоде при ее отсутствии., Блок 10 позволяет запомнить нулевой потенциал на входе блока 12 на время, большее времени максимальной продолжительности паузы во вторичном токе при его срыве, когда отсутствует удвоение напряжения на входе схемы сравнения, а значит - . и сигнал с выхода формирователя б, 60Таким образом, на одном иэ входов логического элемента И 15 постоянно будет сигнал 0 и срабатывание пускового 4 и фазного 9 органов изза значительных погрешностей транс форматора тока не вызовет излишнее срабатывание выходного органа 16.При этом формирование сигналов от дифференциальной цепи формирователем б производится на определенном уровне. Это позволяет расширить функциональные возможности логической части схемы при исчезновении пауз в дифференциальном токе и следовательно, уменьшить угол блокировки фазного органа.При внутренних коротких замыканиях (см. фиг. 2,а) напряжение на входе формирователя б не превышает О ,и последний не выдает сигнал (У) на логическую часть схемы, состояние которой не изменяется в течение всего процесса.На выходе элемента 12 будет постоянно присутствовать сигнал 1 и при совпадении сигналов от пускового 4, фазного 9 органов и блока 10 защита приходит в действие.Уменьшение угла блокировки связано с необходимостью обеспечения работы защиты в течение первого периода при максимально возможном искажении сигнала, так как во втором периоде (возможно и в нескольких последующих) искажение сигнала будет еще большим, Если интенсивность сигнала в первом периоде недостаточна для срабатывания пускового 4 и фазного 9 органов, то во втором периоде они не сработают тем более. Из приведенной осциллограммы (см, фиг. 2,а) видно, что во втором периоде за счет сильного искажения вторичного тока пусковой 4 и фазный 9 органы не сработали, выходной же орган (П) выполненный с расширением входного сигнала, приходит в действие после срабатывания 4 и 9 в первом периоде. Отсюда следует, что защита, не сработав в течение первого периода, будет иметь задержку в срабатывании в течение значительного времени, определяемого постоянной времени апериодической слагающей тока короткого замыкания. Следовательно уменьшение угла блокировки :приводит к существенному повышению быстродействия и повышению чувствительности, так какрасширяется рабочий дИапазон защиты. Рассмотрим внутреннее короткое замыкание при достаточно больших токах со сдвигом по фазе токов присоединений. В этом рЕжиме существует интервал времени, когда током обтекаются оба плеча схемы сравнения, т. е. формирователь б выдает сигнал на логическую часть схемы. Однако в отличие от внешнего короткого замыкания до прихода этого сигнала на один вход (или одновременно с ним) на другом входе элемента. 11 с формирователя 5 в:щан сигнал 1.729718 Формула изобретения При совпадении сигналов высокогоуровня на всех трех входах на выходеблока б появляется сигнал 0, который запоминается на (2-2,5) периода блока 13, В этом случае дажепри выдаче запрещающего сигнала отблока 14 защита сработает, так как 5блоки 13 и 14 включены по схеме ИЛИ.Последнее обстоятельство позволяетсохранить высокое быстродействие защи=ы в рассмотренном режиме,В целях упрощения схемы вместо двух 1диодных полумостов используется один,что позволило значительно сократитьчисло диодов, а также обойтись безвнешней дифференциальной цепи, организовав ее на вторичных обмотках. 15Таким образом, данное устройстводифференциально-фазной защиты шинобеспечивает более высокое быстродействие в режимах внутреннего короткого замыкания и чувствительность за рОсчет расширения рабочей зоны фазногооргана,При этом сохраняется селективностьработы защиты при любых реально возможных поГрешностях трансформаторатока в режимах внешних коротких замыканий.Производственные испытания, проводимые на сборных шинах 500 кВ Красноярской ГЭС, а также лабораторные испытания с использованием моделей каскадных трансформаторов тока и модели,имитирующей токи короткого замыканияс апериодической составляющей, полностью подтвердили преимущества предлагаемого устройства по сравнению с 35прототипом. устройство для дифференциально О фазной защиты сборных шин, содержащее датчики тока, включенные в каждое плечо защиты, выходы которых присоединены к многоплечевому диодному полумосту, присоединенный к нему двухплечевой блок сравнения на реэисторах, фазный орган, связанный с блоком сравнения через выпрямительныймост, пусковой орган, логический блокИ, два входа которого соединены с пусковым и фазным органами соответственно, а выход - с выходным органом,о т л и ч а ю щ е е с я тем, что, сцелью повышения чувствительности ибыстродействия защиты при внутреннихкоротких замыканиях, упрощения схемЫ,в него введены два формирователя входных логических сигналов, блок временной задержки, два логических элемента, блоки разрешения и запрещениясрабатывания, причем пусковой органи один формирователь входного логического сигнала включены последовательно в дифференциальную цепь между соединенными в одну точку одноименными концами вторичных обмоток датчиков тока и средней точкой блока сравнения, выход другого формирователявходных логических сигналов, подключенного к многоплечевому диодному полумосту, присоединен к блоку временной задержки и к одному иэ входовпервого логического элемента, второйи третий входы последнего соединеныс выходом формирователя входного логического сигнала и выходом второгологического элемента соответственно,входы же второго логического элемента соединены с выходом блока времен-ной задержки и первого логическогоэлемента, кроме того, выходы первогои второго логических элементов подключены соответственно к блокам разрешения и запрещения срабатывания,выходы последних объединены и являются одним из входов логического элемента И. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 402414, кл. Н 02 Н 3/28, 1972.2. Авторское свидетельство СССРпо заявке М 2318449/24-07,кл, Н 02 Н 3/28, 1976.