Устройство для решения дифференциальных уравлений

О П И С А Н И Е 11 ц 52690ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51) М Кч 2 С 06 Г 15/32 Государственный комитет Совета Министров СССР ло делам изобретенийи открытий(71) Заявитель В, И, Жабин, В. И. Корнейчук, В, П, Тарасенко и Б. П. Хижинский Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции4) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ Д УРАВНЕНИЙЕРЕНЦИАЛ щенне 1ными дми.Цель изобретения - повышение быстродей ствия при решении однородных линейных дифференциальных уравнений.Это достигается тем, что в состав устройства введены коммутатор, блок сдвига и блок элементов ИЛИ, причем выходы регистров 10 функции производных и старшей производнойчерез блок сдвига, управляющие входы которого соединены соответственно с выходами коммутатора и блока управления, подключены к информационным входам регистра при ращений функции и регистров приращенийпроизводных, выходы последних - к входам соответствующих регистров функции и производных и через блок элементов ИЛИ к входу регистра старшей производной, а выходы 20 регистров постоянных коэффициентов - к входам соответствующих блоков анализа. Управляющие входы блоков анализа и управляющие входы коммутатора соединены с соответствующими выходами блока управления, выход ре гистра начального приращения аргумента - свходами регистров приращений аргумента, выходы которых подключены к входам соответствующих регистров переменных коэффициентов, выходами связанных с соответствующими ЗО входами коммутатора,Изобретение относится к области вычислительной техники и может быть использовано, например, при построении цифровых вычислительных машин и цифровыХ моделирующих устройств, выполненных на основе больших интегральных схем.Известно устройство для решения дифференциальных уравнений, содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, входы каждого из которых соединены с выходами соответствующего триггера знака, выходы одного блока анализа подключены к входам регистра приращений функции, а других - к входам соответствующего регистра приращений производных, блок управления, выходы которого подключены к управляющим входам регистра приращений функции, регистров приращений производных, регистра начального приращения аргумента, регистров приращений аргумента, регистров постоянных и переменных коэффициентов и регистра старшей производной.Однако известное устройство не обеспечивает высокого быстродействия при решении однородных линейных дифференциальных уравнений, так как значительная часть времени решения затрачивается на многократное образапоминающему устройству за исходанными и промежуточными результатаСтруктурная схема устройства приведена на чертеже.Устройство содержпг -г разрядный регистр 1, приращений функции (г - целое число, определяыОе из соотношения 1) 10 Д 2 г, т - разрядность операндов, а г - порядок уравнения), пг+1-разрядные регистры 1. - 1 приращений производных, т+1-разрядный регистр 2 функции, т+1-разрядные регистры 2 - 2 производных, т+1-разрядный регистр 2. старшей производной, блок 3 сдвига, блок 4 элементов ИЛИ, коммутатор 5, т-разрядные регистры 6, - бпостоянных коэффициентов, триггеры 7 - 7 знака, блоки 8 - 8 анализа, пг+2-разрядный регистр 9 переменного коэффициента, т+1-разрядные регистры 9 - 9 переменных коэффициентов, т+2-разрядные регистры 10 - 10приращений аргумента, т-разрядный регистр 11 начального приращения аргумента и блок 12 управления,Регистр 1, приращений функции, регистры 12 - 1 приращений производных и регистр 2+, старшей производной имеют цепь циклического переноса из старшего разряда в младший, регистры 9. - 9 переменных коэффициентов - циклическую цепь сдвига из младшего разряда в предстарший, а регистр 9 переменного коэффициента - циклическую цепь сдвига из предмладшего разряда в старший и циклическую цепь сдвига из предладшего разряда в предстарший. Выходы регистра 1, приращений функции соединены с входами регистра 2 функции и через блок 4 элементов ИЛИ - с входами регистра 2. старшей производной, а выходы регистров 1. - 1,приращений производных подключены к входам соответственно регистров 2. - 2,производных и через блок 4 элементов ИЛИ - к входам регистра 2+, старшей производной. Выходы регистра 2 функции, регистров 22 - 2 производных и регистра 2.старшей производной соединены с информационными входами блока 3 сдвига, а выходы последнего - с входами регистра 1 прцрацешгй функции и с входами реистров 1 - 1 приращений производных. К уиравляощим входам блока 3 сдвига подключены г ияходов коммутатора 5 и один выход блока 12 управления, выходы младших разрядов регистров 6 - би выходы триггеров 7 - 7 - к входам соответственно блоков 8 - 8 анализа. Выходы блока 8 соединены с управляющими входами регистра 1 приращений функции, а выходы блоков 82 - 8 - с управляющими входами соответственно регистров 12 - 1 приращений производных. Выходы регистра 11 начального приращения аргумента подведены к входам регистров 10 - 10 приращений аргумента со сдвигом влево на один разряд, а выходы младших разрядов регистров 10, -- 10 - к управляющим входам соответственно регистров 9 - 9, переменных коэффициентов. Входы коммутатора 5 соединены с выходами младших разрядов регистров 9 г - 9 переменных коэффициентов и с выходом пред- младшего разряда регистра 9 переменного коэффициента, а к управляющим входам коммутатора подведены соответствующие выходы б,ока 12 управ)ецц. Кроче того, выходы блок уграв;сци 5 по,гкл 1)сць к управляющим5 входам соответственно регистра 1, приращений функции, регистров 1. - 1 приращений производных, регистра 2+, старшей производной, регистров 6 - бпостоянных коэффициентов, блоков 8, - 8 анализа, регистров 9 - 9 10 переменных коэффициентов, регистров 10 -- 10, приращений аргумента и регистра 11 начального приращения аргумента. К входам регистров 9. - 9 переменных коэффициентов подведена кодовая шина блока управления в 5соотвстствии с двоичным кодом, равным - , - индекс регистров 9 - 9 переменных коэффициентов). Регистр 1, приращений функции, регистры 1 - 1 приращений производных, ре гистр 2 функции, регистры 2, - 2 производных, регистр 2 ь старшей производной, регистры 9. - 9 переменных коэффициентов и регистры 10 - 10,приращений аргумента обладают свойствами сумматора.25 Устройство работает следующим образом,Пусть необходимо решить однородное линейное диффсрецциальное уравнениеу 1 1 == ггу + + В + оу 00 ца интервале ххд, с заданными начальными условиями у, и у),где 1=1,2г - 1.В исходном состоянии двоичный код у, записывается в регистр 1 приращений функции, а двоичные коды гг, у" у ) - соответственно в регистры 1), 1, 1 приращений производных, причем положительные значения уи у заИиисываются в прямом коде, а отрицательные - в обратном. Постоянные коэффициенты а 40 аь, а записываются соответственно в регистры бь 6 бпостоянных коэффициентов в прямом кодс, а знаки этих коэффициентов - соответственно в триггеры 7 ь 72 7(положительному знаку соответствует О, а отрица тельному - 1) . Код начального приращенияЬх аргумента зашсывается в регистр 11 цачалшюго приращения аргумента, а в регистр 9 переменного коэффициента - удвоенный код Ьх. Остальные регистры устройства уста навливаются в нулевое состояние.При решении уравнения устройство работает в трех режимах: в режиме вычисления переменных коэффициентов; в режиме вычисления старшей производцои; в режиме вычисления 55 фуцкции.В первом режиме вычисляются переменныекоэффициентыЬхЬ,. =.г60где =1,2п.За время решения уравнения вычисления вэтом режиме выполняются один раз. Для вычсгсци коэффщиецтов Ь; необходимо про вести гг(пг+1) циклов, состоящих из двух так 526905тов. В первом такте блок 12 управления выдает сигнал на управляющий вход регистра 11 начального приращения аргумента и на входные кодовые шины регистров 9. - 9,переменных коэффициентог,. При этом в регистрах 1 От - 10;,приращений аргумента осуществляется суммирование кодов этих регистров с кодом Ьх, записанным в регистре 11 начального приращения аргумента, причем приемом кода Лх в регистры 1 Оъ 10 10, приращений аргумента управляют младшие разряды соответственно регистров 10, 1 Ог 10,приращений аргумента, а приемом кода Ьх в регистр 10 приращения аргумента - младший разряд регистра 9 переменного коэффициента. В регистрах 9 - 9 переменных коэффициентов в этом же такте осуществляется суммиоо 1 вание содержимого этихрегистров с кодом - ,ута процессом суммирования управляют младшие разтяды регистров 1 От - 10, . Во втором такте происходит правьй сдвиг содержитого регистров 9 - 9 переменных коэффициентов и регистров 10 - 10 приращений аргумента. При сдвиге в регистрах 9 - 9 переменных коэффициентов циклическая цепь сдвига блокируется блоком 12 управления, а в регистре 9 переменного коэффициента блокируется циклическая цепь сдвига из предмладшего разряда в предстарший.После выполнения тт+1)г очередных циклов дальнейший сдвиг в клтсдом т-м регистре 9 - 9 переътенньтх коэффициентов (т - индекс регистра) не выполняется, а в каждом г-м регистре 10 - 10,сдвиг прекращается после проведения (т+1) (г1) очередных циклов, После завершения вычислений в первом режиме коды коэффициентов Ь Ь., Ьзаптслньт соответственно в регистрах 9, 9 9, переменных коэффициентов. Во втором режиме вычисляется очередное значение старшей производнойи - гу"1 - ;ра.ту 1(г = О, 1 й - 1, гдеу-ох, - хЛх При решении уравнения вычисления в данном режиме выполттяются 1 г раз, т. е. последовательно вычисляются Уг значений старшей производной.Перед началом вычислештй во втором режиме по сттгтта,ту блока 12 управления передаются колы нз регистра 1 прцпащсццй сЬ ницци в регистр 2 функции ц цз регттстров 1 - 1 приращений процзводнык в регистры 2 - 2, производных. Затем выполняются т циклов вычислений, состоящих из а - 1 тактов. В первых тг тактах тсажлого цикла блотсуправлеттття птследовательно во времени выдаст упрлвлят;г сигналы на входы блотсов 8 т - 8 лттллцзл. Ес т в т-хтриггерах 7, - 7 записан код О, а в лллших разрядах г-х регистров бт - 6, - код 1, то из г-х регистров 1 - 1 приращений функццтт т.:тДля этого необходимо провести гтг циклов, состояштх пз ц - 1 тактов. В перттых тг тлктах блок2 рплвлсттття послеловлтелтцо во втеметттт вы:тает сттгнлльт тта правя тющце входы тсотхтутлторл 5. который тоочерслтто полтслючлет к управляюцпм входам блока 3 сдвиг;выход предмладшего разряда регистра 9, перементтого тсоэфт 1 ттцттетттл ц выкольт младшцк разрядов регистров 9. - 9 переменнык коэффициентов. Прц поступлении на тправлятощие входы блока сдвига сигналов, сформированных в регистрах 9 - 9 ттерсктстцьтх коэффццттснтов с цнтексамц т, кольт регистров 22, процзгодных и регистра , стлрцтей протзволтюй, ттетотттттк цц;текст,т т, через блок слвцгл перслаются в регцстрт т- 1, приращений фнтстттттт и трттрлтттс нцй производных, имеющих индексы т - , где суммцрются коды этих регистров. В гг+1-тт так.е по сигналу блока упраглегптя осуществлястся прлттттт счттг сонетжттого регттстрл 1 пртплтттеиттй футтктттц, регттсттов 1. - 1,. прцрлцтс;тий производных и регистров 9 - 9 пере менных коэффициентов. При сдвиге кода в регистре 9, пеоеменного коэффициента цикличес 40 45 50 5:60 65 прцращений производных осуиеств тястся выдача прямого кола. Если в т-х триггерах 7 - 7 и в младших разрядах т-х регистров 6 - бпостояцньтх коэффициентов записаны 1, то из .-х регистров 1 т - 1, приращений функции ц приращений производнык выдается обратный код. Когда в младших разрядак т-х регистров Г - бпостоянных коэффициентов записан О, то код цз т-х регистров 1 - 1 приращений функции и приращений производных не выдается. Коды регистра 1 приратцений функции и регистров 1. - 1 приращений производных через блок 4 элементов ИЛИ поступают на входы регистра 2.старшей процзводноц, где они сумхтир ются.В и-г-м такте каждого цикла выполняется правый сдвттг в регистре 2, старшей производной и в регистрах 6 - бпостоянных коэффициентов. При сдвиге в регистре 2, старшей производной младшие разряды теряются, а в регистрах 6 - бпостоянных коэффициентов млллтпие разряды перепнсьтваются в старшие по пцклцческой пепи сдвига. При сдвттге обратит",х кодов в регистре 2+ стаошей производной освободцвцтцеся старшие разряды заполняются едттттттлттт. После выполнения т циклов вьтчттслеттттй кол р записан в регистре 2. стаотттетт пооцзволноц. Затем по сигналу блока 12 управления тегттстр 1 прит лтттенит функтттттт и регистры- 1, прцращетцй протзволттьтх устлнллттвлются в нулевое состоянтте. В треттем рстсттте ттьттттсляется новое зттл тетттте ф.нкции в точке х,.+ -- х;+Ах по Формуле о,;=у-Лп;Вычисления в длгтттот режттме вьтполттятотся Й рлз за время петттеттия уравнения. Первоначально вычисляется приращениекая цепь сдвига из предмладшего разряда в старший блокируется блоком 12 управления. В регистре 1 приращений функции и регистрах 1 - 1 приращений производных младшие разряды при сдвиге теряются, а при сдвиге отрицательных чисел в освободившиеся старшие разряды записываются единицы. После выполнения т циклов вычислений коды новых приращений функции и производных записываются соответственно в регистре 1 приращений функции и регистрах 1 - 1 приращений производных, Затем по сигналу блока управления через блок 3 сдвига осуществляется передача кодов регистра 2 функции и регистров 2. - 2 производных соответственно в регистр 1 приращений функции и регистры 1 - 1 приращений производных, где происходит формирование новых значений функции и производных. После этого осуществляется установка в нуль соответственно регистра 2 функции, регистров 2 - 2, производных и регистра 2,+ старшей производной (цепи установки нуля на чертеже условно не показаны). Далее вычисления во втором и третьем режимах повторяются до тех пор, пока не будут получены Й требуемых значений функции и производных соответственно в точках х; (= 1, 2, , й) . Формула изобретения Устройство для решения дифференциальных уравнений, содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, входы каждого из которых соединены с выходами соотвстствую 1 О 15 20 5 30 35 щего триггера знака, выходы одного блока анализа подключены и входам регистра приращений функции, а других - к входам соответствующего регистра приращений производных, блок управления, выходы которого подсоединены к управляющим входам регистра прирагцсний функции, регистров приращений производных, регистра начального приращения аргумента, рсгпстров приращений аргумента, регистров постоянных и переменных коэффициентов и регистра старшей производной, отлич а ю щ е е с я тем, что, с целью повышения быстродействия при решении однородных линейных дифферснциальных уравнений, в него введены коммутатор, блок сдвига и блок элемснтов ИЛИ, причем выходы регистров функции производных и старшей производной через блок сдвига, управляющие входы которого соединены соответственно с выходами коммутатора и блока управления, подключены к информационным входам регистра приращений функции и регистров приращений производных, выходы которых соединены с входами соответствующих регистров функции и производных и через блок элементов ИЛИ подключены к входу регистра старшей производной, выходы регистров постоянных коэффиппентов подключены к входам соответствующих блоков анализа, управляющие входы которых и управляющие входы коммутатора соединены с соответствующими выходами блока управления, выход регистра начального приращения аргумента подключен к входам регистров приращений аргумента, выходы которых подключены к входам соответствующих регистров переменных коэффициентов, выходы которых соединены с соответствующими входамп коммутатора,526905 Составитель В. ЖабинТехред 3, Тараненко Редактор И. Грузова Корректор О Тюрина Ти ног р а фи я, п р. Сапунова, 2 Заказ 2314/5 Изд.1650 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 45