Устройство формирования импульсных последовательностей

О Л И С А Н И Е 15 о 79 лИЗОБРЕТЕН ИЯ Союз Советских Соцнапистических Республик(51) Н 03 К 3/78 с присоединением заявкиГасударственный номит Совета Министров ССС по делам иэооретений и открытий(45) Дата опубликования описания 72) р зобретенияв вычи и рациоизмерительительнах ных компл 4 Известно устройст пульсных последовате шее каскады каждый жит транзистор, в эм рого включен диод с да, и линию задержки динен с базой транэис во формирования им- льностей, содержаиз которых сойериттерную цепь кото- накопителем эаря выход которой соетора,Недостатком такогося большая громоздкосмирования последователчислом импульсов в паимпульсов в последоватляет число каскадов фо устройства являет ь для случаев фор ьностей с большим к число ке, такельностмиров ан я Бель иэобр импульсов фор ти и обеспечит ния длительнос в последовател Это достиг каскад дополниетениямируемойь возмо величит последов число тельн ность регулирова ажности импульсо ти и сквьности,ается тем, что в тельно введен тр аждыйэистор 1Изобретение относится к области импульсной техники и может быть использо ФОРМИРОВАНИЙ ИМПУЛЬСНЫХАТЕЛЬНОСТЕЙ ный усилитель, причем коллектор транэисзистора,в эммитерную цепь которого включен диод с накоплением заряда, соединенсо входом транзисторного усилителя непосредственно, а со входом линии задержки- через резистор, причем вход линии задержки объединен с выходном транзисторного усилителя предыдущего каскада,На фиг, 1 приведена принципиальная и схема предлагаемого устройства; на фиг.2 и 3 - диаграмма напряженней в различных точках схемы.Схема устройства формирования импульсных последовательностей содержит 2 каскада, причем вход первого элементе задержки 1, собранного на транзисторе типа -р-н, диоде с накоплением заряда,,фнепосредственно связан с источником запускающих импульсов, а через реэистор, О 2 - со входом первого транзисторного усилителя 3 на транзисторах типа вл иГ-н,-р и с коллектором транзисторе 4 типа к- р-и эмиттер которого подсоединенк катоду диода 5 с накоплением заряда, Ф .анод которого подключен к обшей шине, шкод первого транзистора усилителя 3 соединен со входом второго элемента задержки 6, эмиттер транзистора 4 через резистор 7 подключен к источнику Е прямого смещения диода 5 с накоплениеМ заряда, а его база через резистор, 8 связана с выходо.л первого элемента задержк, 1, Второй каскад выполнен аналогично.На диаграммах приняты следующие обозначения: Ц- импульсы на входевыем 1усилителя 3 первого каскада; Ух , то же для второго каскада; 0, - то же для третьего каскада (на схеме не показан); У- импульсы на выходе усилителя последнего (третьего каскада).Предлагаемое устройство работает следующим образом.В исходном состоянии транзистор 4 закрыт, а через диод 5 протекает прямой ток; накапливая заряд в его базе.Поступающий навход первого каскадаустройства сигнал положительной полярности через резистор 2 поступает на входусилителя 3, Усиливаясь (коэффициент усиления, приведенный ко входу каскада, ра- Мвен единице), сигнал поступает на входследующего каскада. Одновременно сигнал,задерживаясь элементом задержки 1, поступает через резистор 8 на базу транзистора 4 и открывает его. В этот момент 30сигнал на входе усилителя) 3 уменьшаетсяпрактически до нуля; При этом через диод5 начинает протекать обратный ток, происходит рассасывание заряда в его базе, Поокончании длительности фазы высокойобрат- ЭЬной проводимости диода 5 с накоплениемзаряда, его обратное сопротивление резковосстанавливается, напряжение на коллекторе транзистора 4, а следовательно, и навыходе усилителя 3 резко возрастает, прак.тически до первоначального значения. Такимобразом, на выходе первого каскада формируются два импульса с временем сдвигамежду ними, равным длительности фазы высокой обратной проводимости диода 5, причем длительность первого из них равна 1времени задержки элемента 1,При поступлении этих импульсов на второй каскад совершенно аналогично из каждого из них формируются на выходе по два 66импульса с временем сдвига между ними,определенным длительностью фазы высокойобратной проводимости диода с накоплениемзаряда, включенного в эмиттерную цепь трен эистора во втором каскаде, причем длительность каждого первого из них определяетсявременем задержки. сигнала элементом эадержки во втором каскаде.Таким обраэЬм на выходе каждого каскада происходит удвоение частоты следова- Ф ния импульсов, и, например, на выходе трехкаскадного устройства формируется при действии на его входе одного импульса последовательность из 8, импульсов (см. У, ча фи. 2).Регулированием времени задержки 1элементов задержки и длительности фазы высокой обратной проводимости 1 д осуществляется регулировка длительности и сяважности импульсов в последовательности,В частности, еслиФ,н пф(-кЗаб,к Ак+1игде Еък, - время задержки сигнала элементом задержки в К - том каскаде;, -длительность фазы высокой обратнойпроводимости диода с накоплечием зарядав эмиттерной цепи транзистора Ф- тогокаскада;-длительность входного сигнала;ВХ- число каскадов,то при действии каждого импульса на входе устройства на его выходе формируетсяпоследовательность импульсов со скважностью 2 (см, временную диаграмму, соответствующую и 3, на фиг, 3),Во время фазы рассасывания заряда вбазе диода 5 с накоплением заряда, накаллекторе транзистора 4 напряжение равняет.ся сумме напряжения насыщения коллекторэмиттер и напряжения на да%де 5, Чтобыэто напряжение не усиливалось усилителем3, последний настроен на срабатывание поопределенному уровню входного сигналавведением дополнительного смещения наэмиттер-базовом переходе первого транэистора, Ъформула изобретенияУстройство формирования импульсных последовательностей, каждый каскад которого содержит транзистор, в эмиттерную цепь которого включен диод с накоплением заряда, и линию задержки, выход которой соединен с базой транзистора, о т л ич а ю щ е е с я тем, что, с целью увеличения числа импульсов формируемой последовательности и воэможности регулировки скважности, в каждый каскад дополнительно введен транзисторный усилитель, причем коллектор транзистора, в эмиттерную цепь которого включен диод с накоплением заряда, соединен со входом транзисторного усилителя непосредственно, а со входом линии задержки - через рези-стор, причем вход линии задержки соеди-, нен с выходом транзисторного усилителя предыдущего каскада.фант Редактор О з 178 ЦНИИПИ 035,лиал ППП "Патентф, г. Ужгород, ул. Гагарина, 101 Тираж 1029арственного комитетао делам изобретенийМосква, Ж-З 5, Раушс ПодлисноеСовета Министров СССРоткрытийая набд, 4/5