Устройство для моделирования стартстопной системы поэлементной синхронизации

уэО П И С А Н И Е ,. и 478328 Союз Советских Социалистицеских Республик/48 рнсоелинением заявкиосудврственныи комит Совета Министров ССС оо делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ, МОДЕЛИРОВАНИЯ СТАРТСТОПНОЙ СИСТЕМЫ ПОЭЛЕМЕНТНОЙ СИНХРОНИЗАЦИИжаннпри Изобретение относится к модек .рованию цифровых систем связи.В технике дискретной связи для поддеря синфазности работы передатчика иемника часто применяются различные стартстопные системы. Нередко применяются и стартстопные системы поэлементной синхронизации с постоянным коррекционным эффектом. Однако перед началом разработки и конструирования экономически выгодно провести предварительное моделирование системы поэлементной синхронизации с постоянным коррекционным эффектом.Имитируя изменение расстройки частоты генераторов, можно получить значение динамической погрешности синфазности, вы раженной в изменении случайного числа с выхода сумматора относительно теоретического среднего 0,5 генератора случайных чисел 0-1, В зависимости от соотношения сигнал/шум в канале связи, имитируя распределение временных искажений в виде распределения случайных чисел 0-1 можно получить реальные данные относительно времени вхождения в с теридостоверностиОсобенностью работы известной стартстопной системы является то, что излучение мощности передатчиком производитсятолько тогда, когда.на входе канала присутствует речевая информация. В этом случае приемпая аппаратура информационногоканала работает в стартстопном режиме. О При поступлении речевой информации синхронизм нарушается. Поскольку информационный канал все время работает в режимевхода в синхронизм, то представляет интерес потеря достоверности при Вхождении в 5 синхронизм, В системе "Спейд" для поэлементной синхронизации используется128 бит, При проектировании подобной системы необходимо произвести оптимизацию выбора параметров интегрирования и О длительности временного интервала вхождения в синхронизм для заданной статистикипередачи речевых сигналов. В предложенномустройстве эта задача решается тем, чтоцифровой сигнал с временными искажениями 25 фронтов представляется в видо последователности случайных чисел в диапазоне 0-1,Наличие синхронизма соответствует числу 0,5,получаемому при моделировании фазы опорного напряжения. Отклонение числа, соответствующего фазе опорного напряжения; 5от 0,5, с учетом величины исправляющейспособности и является потерей достоверности.Предлагаемое устройство отличается отизвестного тем, что, с целью расширения 10класса решаемых задач в части имитациихарактеристик систем с дискретной автоподстройкой фазы, оно содержит блоки вычитания, пороговые схемы, ключи, блокисложения, датчики порогового числа подстройки, числа шага коррекции нестабильной частоты, и генератор числа 0,5, причем выходы первого интегратора йодключены к первым входам первого и второгоблоков вычитания, выходы второго интегра- щтора подключены ко вторым входам первого и второго блоков вычитания, выходы которых соединены с,первыми входами пороговых схем, вторые входы которых соединены с выходами датчика порогового числа. 25подстройки, выходы пороговых схем подключены соответственно к первым входамключей опережения и отставания, вторыевходы которых соединены с выходами датчика числа шага коррекции, выход ключа 30опережения соединен с первым входом блока сложения, второй вход которого подключен к датчику нестабильности частоты,выход блока сложения соединен с первым входом третьего блока вычитания, второй вход 35которого соединен с выходом ключа отставания, выход третьего блока вычитаниячерез блок сложения с пороговым сбросомподключен ко вторым входам дискриминаторов чисел "опережения" и "отставания" 40На чертеже показана схема предлагаемого устройства,Датчик 1 случайных временных интервалов соединен с генератором 2 случайных чисел и с датчиком 3 чисел, убывающих по линейному закону. Выход генератора 2 подключается к первым входамзнакового дискриминатора 4 числа фазы иблоку 5 вычитания чисел. Ко второму входу блока 5 вычитания чисел подключен 50генератор 6 числа 0,5. Выход знаковогодискриминатора 4 числа фазы подключенк первому входу ключа 7, а выход блока 5вычитания чисел подключен к первому входу знакового дискриминатора 8 числа фазы, В свою очередь. выход знакового дискриминатора 8 подключен к первому входу ключа 9. Ко вторым входам ключей 7и 9 подключен выход датчика 3 чисел,убывающих по линейному закону Выходы 50 ключей 7,и 9 подключены ко входам соответственно первого 10 и второго 11 интеграторов с экспоненциальным взвешива-нием. В свою очередь, первый и второй выходы интеграторов 10 и 11 подключенык первому и второму входам блоков 12 и13 вычитания чисел, выходы которых подсоединены к первым входам пороговыхсхем14 и 15. Ко вторым входам пороговыхсхем 14 и 15 подключен датчик 16 числапорога подстройки. Выходы пороговых схем14 и 15 подключены соответственно к первым входам ключа 17 опережения фазы иключа 18 отставания фазы. Ко вторым входам ключей 17 и 18 подсоединен датчик19 числа шага коррекции, Выход ключа 17подключен к первому входу блока сложения20. Ко второму входу блока сложения 20подсоединен датчик 21 числа нестабильности частоты. Выход блока 20 подключен кпервому входу блока 22 вычитания чисел,а второй вход блока 22 подсоединен к ключу отставания фазы 18, Выход блока 22.подсоединен ко входу блока 23 сложенияс пороговым сбросом, причем выход егоподключен ко вторым входам знаковых дскриминаторов 4 и 8 числа фазы.Устройство работает следующим образом.Датчик 1 случайных временных интервалов передаваемого сигнала вырабатываетвременные интервалы случайной длительности в заданных пределах, Длины интервалов кратны некоторой выбранной заранееминимальной величине.В начале каждого временного интервала одновременно запускаются генератор 2случайных чисел и датчик 3 чисел, убывающих по линейному закону. Генератор 2 работает в диапазоне чисел 0-1,0. При запуске генератор выдает случайное число,однако его величина строго привязана кдлительности случайного временного интервала, т, е. к фазам передаваемого сигнала,выработанного в датчике 1 случайных временных интервалов передаваемого сигнала.Полученное случайное число подается напервый вход знакового дискриминатора 4числа фазы и через блок 5 вычитания чисел - на первый вход знакового дискрими,натора 8 числа фазы,В блоке 5 вычитания чисел происходит вычитание числа 0,5, подаваемого от генератора 6 числа 0,5, из чисел, поступающих от генератора 2 случайных чисел. Отрицательные числа на выход блока 5 вычитания чисел не пропускаются, Таким образом, на выходе блока 5 появляются случайные числа в диапазоне Ог 0,5, соответПод шагом коррекции понимается зараствуищие случайным числам на входе внее выбранное значение приращения фазы,диапазоне 0,5-1,0.складываемое с получившимся значениемЧисло 0,5 соответствует среднему (ку м н ше 0 5 фазы так, чтобы приблизиться к нулевомулевому) значению фазы, Числа меньшесоответствуют опережению (убыванию) фа ( Р(с еднему) значению фазы,Если шаг коррекции выбран небольшим,зы, а числа больше 0,5. соответствуютто подстройка фазы происходит более точотставанию (возрастанию) фазы.но, но медленно. При большом шаге коррекЗнаковые дискриминаторы 4 и 8 числации проигрываем в точности подстройки,фазы совершенно одинаковы и пропускаютчисла в диапазоне 0-0,5. Однако если слу но выигрываем в скорости.В случае опережения фазы число шагачайное число с выхода генератора 2 слукоррекции складывается в блоке сложениячайных чисел меньше 0,5, то знаковый20 с числом нестабильности частоты, подискриминатор 4 открывает ключ 7, т. е.ступающим в блок 20 от датчика 21 нефаза убывает. В противном случае открыстабильности частоты.вается ключ 9 и, следовательно, фаза возВ случае отставания фазы число шагарастает, На ключи 7 и 9 поступают числакоррекции через ключ 18 отставания фазыот датчика 3 чисел, убывающих по линейпоступает на второй вход блока 22 вычиному закону. Таким образом, в каждыйтания чисел, а на ее первый вход подаетсятакт, который задается датчиком 1 случисло из блока сложения 20. Таким обчайных временных интервалов передаваеразом, схема сложения 20 и схема вычпмого сигнала, один из ключей 7 или 9тания чисел 22 предназначены для того,срабатывает. Выходы ключей 7 и 9 подчтобы иметь возможность имитироватьключены соответственно к интеграторамвлияние нестабильности частоты на положе 10 и 11 с экспоненциальным взвешиваниние фазы. При работе ключа 17 опереженияем, где происходит дополнительное усредфазы нестабильность частоты проявляетсянение. Выходы интеграторов 10 и 11 подв том, что, расстояние до среднего (нулеключены к первым и вторым входам блового) значения фазы сокращается, так какков 12 и 13 вычитания чисел,число опережения фазы становится больше.Усредненные значения на выходах интеграторов и10 11 разные в зависимо При работе ключа 18 отставания фазысти от того, что преооладает; ь1совершенно аналогично расстояние до средт. е. опережение (усредненное значение него (нулевого) значения фазы сокращаетна выходе интегратора 10 больше) или ся так как число отставания фазы станоольшевозрастание, т. е. отставание (усредненное значение на выходена выходе интегратора 11 35 Как блок сложения 20, так и блок вычибольше) фазы. аксимальное тания чисел 22 могут работать при нализначение на выходе лю ого из интеграт - чии на одном из входов нулевого значения.ров 10 или 11 равно 0 25. Результат вычитания поступает в блок 23жа, соединения сдеКак видно из чертежа, соед е и сложения с пороговым сбросом.13 40 При переполнении этой схемы она запиланы так, что на выходах блоков ирает знаковые дискриминаторы 4 и 8 чисвычитания чисел будут числа одинаковойла фазы и работа. прекращается,величины, но разного знака (если, наприВремя, прошедшее от момента включемер, условиться, что всегда числа 2-гония датчика 1 случайных временньх инвхода вычитаются из чисел 1-го входа).45 тервалов передаваемого сигнала до моменЭти числа подаются на первые входыта срабатывания блока 23 сложения с попороговых схем 14 и 15, реагирующихроговым сбросом, является временем вхожтолько на положительные числа, На ихвторые входы подается заранее выбранное дения в синхронизм,число, соответствующее порогу срабаты 50вания, от датчика 16 числа порога подПредмет изобретениястройки, Если срабатывает пороговая схе.ма 14, то это означает, что имеет местоУстройство для моделирования стартубывание фазы, если же срабатывает поростопной системы поэлементной синхрониговая схема 15, то, следовательно, налицовозрастание фазы, Пороговые схемы 1 и4 55 зации, содержащее датчик случайных временных интервалов, выходы которого со 15 открывают попервым входам ключи опеединены со входами генератора случайныхрежения 17 и отставания 18 фазы. Навточисел и датчика линейно убывающих чисел,рые входы ключей 17 и 18 постоянно повыход кото ого соединен с первыми входается выбранное заранее число шага кор - . выход которого соедрекции от датчика 19 числа шага коррекции. дами дискриминатор60 ами иск иминато ов чисел, выходы которых подключены к первым входам ключей, вторые входы которых соединены с выходом датчика линейно убывающих чисел, выходы- ключей подключены ко входам интеграторов, причем ко второму входу первого дискриминатора подключен первый выход генератора случайных чисел, о т л и ч аю щ е е с я тем, что, с целью расширения класса решаемых задач, оно содержит блоки вычитания, пороговые схемы, ключи, блоки сложения, датчики порогового числа подстройки, числа шага коррекции нестабильной частоты и генератор числа 0,5, причем выходы первого интегратора подключены к первым входам первого и второго блоков вычитания, выходы второго интегратора подключены ко. вторым входам первого и второго блоков вычитания, выходы которых соединены с первыми входами пороговых схем, вторые входы которых соединены с выходами датчика порогового числа подстройки, выходы пороговых схем подключены соответственно к первым входам ключей, вторые входы которых соединены с выходами датчика чис ла шага коррекции, выход первого ключасоединен с первым входом блока сложения, второй вход которого подключен к датчику нестабильности частоты, выход блока сложения соединен с первым входом третьего 10 блока вычитания, второй вход которогосоединен с выходом второго ключа, выход третьего блока вычитания через блок сложения с пороговым сбросом подключен ко вторым входам дискриминаторов чисел, а 15 выход генератора числа 0,5 соединен спервым входом четвертого блока вычитания, второй вход которого подключен ко второму выходу генератора случайных чи- сел, а выход четвертого блока вычитания 20 соединен со вторым входом, второго дискриминатора.