Устройство для управления процессом

О П И С А Н И Е (11) 478307ИЗОБРЕТЕНИЯ Своз СоветснихСфциаамстнцескихРеса убеиек К АВТОРСКОМУ СВИДЕТЕЛЬСТВУГааударатвеиный квинтет Савета Миииатраа СССР аа делан иэабретеиий и аткрытий(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРОЦЕССОРОМ Изобретение относится к вычислительной технике и может быть использовано для управления работой по программе специали-, зированной ЦВМ или для реализации стандартных подпрограмм в ЦВМ общего назначе- аРабота ЦВМ по фиксированной программе обычно реализуется с помощью известной структуры, содержащей следующие основные функциональные блоки: 10распределитель, реализующий работу ЦВМ по программе путем возбуждения одной иэ своих выходных шин (каждой команде в программе соответствует свой выход распределителя); 1 брегистр. адреса первой команды, необходимый для образования прямых и инверсныхсигналов кода адреса команды (через этотрегистр поступает код адреса при безусловных и условных переходах);20регистр адреса второй команды, хранящий адрес команды, к которой необходимообратиться после выполнения стандартнойподпрограммы при двухрангавом режиме работы; 25 постоянное запоминающее устройство, в котором хранятся команды;дешифратор адреса команды, на вход которого поступает адрес очередной команды из регистров команд и с выхода которого возбуждается одна из ячеек постоян-ного запоминающего устройства;регистр кодаоперации, служашйй для хра" нения кодовой части команды, поступающей из постоянного запоминающего устройства;дешифратор кода операции, обеспечивающий выполнение одной команды путем выдачи необходимой последовательности управляющих сигналов;регистр адреса первого операнда, а в случае двух- или трехадресной системы команд еще и регистры адреса второго и третьего операндОв; дешифратор адреса операндов, получаютцнй информацию из регистров адресов опе-. рандов в виде кода "1 иэ 2 в каждом разряде и возбуждающий своим. выходным сигналом одну из ячеек оперативного запоминающего устройства процессора.Каждый из перечисленных блоков является функпионадьно, а часто и конструктивно самостоятельным устройством, поэтомуизвестные упрввдяющие устройства весьмасложны.Цель изобретения - упрощение устройства и повышение его .экономичности.Достигается это за счет совмещенияфункций некоторых перечисленных блоковв других бпоквх,Сущность изобретения достигается втом, что в устройстве каждый выход распредедитедя подключен к соответствующим входам записи дешифраторв адресаоперанда регистров адреса операнда, де-4шифратора кода операции и регистров ад.реса команды. Это дает возможность выполнить функции постоянного запоминающего устройства, одного регистра адресаоперанда и регистра кода операции в системе шин связи распределителя с другими бдоками и исключить три упомянутыхфункционвдьных блока.На фиг. 1 приведена блок-схема устройства; на фиг. 2 - схема устройствас применением магнитных переключателейтока,Устройство содержит распределитель 1,построенный, например, по распространенной схеме из счетчика и дешифратора, реадизующий поочередную передачу импупьсов на свои выходные Мины 2; регистрыадреса операнда 3, 4, соединенные известным образом с дешифратором адреса операнда; дешифратор адреса .операнда 5,дешифратор кода операции 6, регистрыадреса команды 7, 8, соединенные известным образом с распредепитепем.Входы устройства и соответствующиеим выходы 9 и 10, 11 и 12, 13 и 14,15.; и 16, 17 и 18, входы 19, 20 устройства: диодные матрицы 21-28.Количество регистров адреса операндазависит от адресности команд и составляет ведичину от нуля при одноадреснойсистеме до двух при трехадресной. Количество регистров адреса команды равночислу рангов управления в программе.Изображенная на чертеже структура соответствует трехадресной системе командпри двухранговом управдении.Работает устройство сдедуюшим образом, В процессе реадизации программына одной из выходных шин 2 рвспредедитедя 1 появляется сигнал. При появлениина выходе распределителя сикнада обеспечивается: запись .в дешифрвторе адресаоперанда 5 адреса первого операнда, в.дальнейшем с помощью дешифратора Бсчитывается оперативное запоминающее4устройство (на чертеже не показано); за-пись информации в регистры адреса операнда 3,4, в дальнейшем эта информация бу-,дем переписана в дешифратор адреса операнда 5 дпя ;считывания содержимого оперативного запоминающего устройства по соответствующему адресу; запись информации в дешифратор кода операции 6,в дадьнейшем с его выходов будут сформированы сигналы в дру 1 не узлы процессора, обеспечивающие выполнение команды;запись информации в регистры адреса команды 7, 8, в дальнейшем эта информацияпоступит в распределитель 1 дпя осуществпения условного ипи безусловного переходав программе, в том числе на новый рангпрограммы (из подпрограммы ипи в подпрограмму) .Таким образом, в структуре устройства,исключены постоянное запоминающее устройство, один регистр адреса операнда ирегистр кода операции.Рассмотренная структура устройства мо-жет быть реализована на различных логи-ческих элементах, Однако особенно эффективно; в данном случае применение магнитных переключателей тока в конструктивном оформлении с отверстиями через сердечники, сохраняемыми после задивки эдемента компаундом. Параметры импульсатока на выходе распределителя рассчитываются таким образом, что ддя подготовкипереключателей достаточно, одного витка.В этом случае цепь каждого из выходов 2 40 45 50 55 60 распределителя 1 представляет собой шину, проходящую без промежуточных паек через все необходимые сердечники блоков 5, 3, 4, 6, 7, 8.В схеме (фиг 2) дешифратор адреса операнда 5 и дешифратор кода операции 6 выполнены двухступенчатыми с диодной матрице й.При работы схемы подачей импульсов тока по цепи 9-10 обеспечивается начальная установка; по цепи 11-12 - считывание дешифратора кода операции 6; по цепи 13-14 - считывание дешифратора адреса операнда 5; по цепи 15-16 - передача информации из регистра адреса операнда 4 в дешифратор адреса 5; по цепи 17- 18 - передача информации из регистра адреса операнда 3 в дешифратор адреса операнда 5; по цепям 19-20 - передача адреса команды в распредедитепь 1 из регистров адреса команды 7 и 8.По окончании выполнения очередной ко- мвнды по цепи 9-10 производится установка блоков 3-8 в исходное состояние.В случае выполнения команд переходов (условного или безусловного) адрес команды, к которой возможен переход, записывается в регистр адреса команды 7. Тогда, если условие перехода выполнено, то в конце выполнения данной команды по цепи 20 считывается содержимое регистра 7 и адрес перехода вводится в распределитель 1. Если необходимо перейти к выполнению подпрограммы младшего ранга, то для запоминания адреса команды программы старшего ранга, к которой осуществляется ,возврат, этот адрес вводится в регистр адреса команды 8. После выполнения подпрограммы младшего ранга производится ц считывание содержимого регистра 8 по цепи 19 и в распределитель 1 вводится адрес возврата.Запись информации в регистры и дешифраторы осуществляется путем установки определенных сердечников переключателей тока в проводящее направление. При этом готовится единственный путь для тока в цепях считывания этих устройств, опреде- ляемый комбинацией из двух проводящих. сердечников, если устройство имеет два переключателя тока (по одному сердечнику в каждом переключателе, например в блоках 3-6), 1Фили одним проводящим" сердечником, если устройство имеет один переключатель тока, (например, в регистрах 7, 8). Это относится как к начальному вводу информации в блоки 3-8 из распределителя 1 по обмоткам записи, включенным в цепи выходов распределителя, так и к передаче информации из регистров 3 и 4 в дешифратор адреса операнда 5 при считывании регистров 3 и 4 ло цепям 15 - . 16 и 17 18. При этом отпадает необходимость двоичного кодирования, а при вводе информации в дешифраторы 5 и 6 - необходи мость перевода каждого двоичного разряда в код "1 из 2". Кроме тогов устройстве функции одного регистра адреса полностью возложены на дешифратор 5.При одноадресной системе команд реги- стры адреса операнда 3 и 4 отсутствуют вовсе. Функции регистра кода операции возложены на дешифратор кода операции 6. Функции постоянного запоминающего устройства распределены между всеми бло-: ками 3-8 и выполняются системой их об-моток записиСердечники всех блоков 38 не являются специально введенными с целью ор-ганизации на них постоянного запоминающего устройства, они являются неотъем-; лемой частью самих блоков. Предмет изобретения,Устройство для управления процессором, содержащее распределитель, регистры адреса операнда, дешифратор адреса операнда входы которого подключены к соответствующим выходам регистров адреса операнда, регистры адреса команды, выходы ко торых соединены с соответствующими входами распределителя, и дешифратор кода операции, отличающееся тем, что, с целью упрощения устройства и повышения его экономичности, в нем каждый выход распределителя подключен к соответ ствующим входам записи дешифратора адреса операнда, регистров адреса операнда,дешифратора кода операции и регистров адреса команды.478307 оррек ахннна аказ ф,ц ЯЯ Ти Подписно едприятие Патент, Москва, Г, Бережковск СоставительЛ.Жерен едактоР Е.ГонЧаР Тех Ред Д.азачкова