Логическое запоминающее устройство

(ц) 443411 Союз Советских Социалистических РеслубликК АВХРРСКРЮУ СВИДИТВЛЬСТВУ авт, свидетельства -П. 71 (21)1711580/182 авнсимое аявлеио 0 о 1) М. Кл. Я Пс 15 ием заявки,с присоединПриоритет стеенный комнтетМнннстроо СССРам нзаоретеннйоткрытий Госу Сао по(54) ЛОГИЧЕСКОЕ ВАПОВРПИЗЦЕЕ УСТРОЙС 5 Т.КОЛОСОВ, В,Ф.МЕЕ ЕНИНГР СКИЙ ОРДЕНА им, М.И. Известно логическое запоминающее устройство, содержащее накопитель и логическую матрицу на магнитных сердечниках, прошитые двумя системами координатных шин записи и воспроизведения и системой диаго нальных шин, реверсивный дешфратор адреса, выходы которого подключены к йакопителю, усилители воспроизведения, входы которых под 10 ключены к накопйтелю, а выходы к регистру регенерации, выходы которого подключены через формирователи к соответствующим входам накопителя. 15С целью повышения надежности и упрощения устройства координатные шины воспроизведения логической матрицы включены последовательно.с разрядными шинами накопи теля и соединены со входами усилителей воспроизведения, а координатные шины записи подключены непосредственно к выходам формирователей регистра регенерации, ди-25 2агональные шины - к дополнительным выходам дешифратора адреса накопителя.На фиг. Е изображена структуоная схема предлагаемого устройства; на фиг.2 - схема разрядной цепй одного разряда.Логическое запоминающее устройство (фиг.Е) содержит накопитель Е и логическую матрицу 2 на магнитных сердечниках, координатные шины 3 воспроизведения которой включены последовательно с шинами 4 воспроизведения накопителя Е и соединены со входами усилителей 5 воспроизведения. Выходы последних подсоединены ко входам регистра регенерации б.Адресные шины 7 накопителя Е подключены к выходам 8 реверсивного дешифратора 9 адреса, выходы Е 0 которого соединены с диагональными шинами П логическрй матрицы 2 (диагональные шины П, расположенные ниже главной диагонали,4434113,гпредназначены для сдвига влево ников лигической матрицы 2, находяагональные шины 111, Расположен щейся на пересечении возбужденныхнее выше главной диагоналиф пред шин 1 Г и 18, записывается "единица",:значены для сдвига впРаво) аВ Все остальнйе сердечники матрицы 2иагональ г,"атрицы 2 диагонал 5 остаются в "нулевом состояниин ;: дины не имеет. реверсивный де- В третьем такте осуществляет"и,-,о ор 8 ;дреса и регистР 6 Регеся считывание сердечников логичес-,неарции соединены с Устро"ством кой матрицы 2, для чего в шине 11,ррддления по связям 12 и 13 соот , возбуждавшейся во втором такте, форурд но разрядная цепь накопи мируется импульс тока, величинателя (,:иг.(, г 2 выполнена но извес -которого равна -у , при этомной мостовой схеме.ой сердечник, намагниченный во втором-гва плеча глоста, общей точкои такте в единицу, перемагничиваетсяу 1точника питания содер Р Р и 15 На шинах, пронизывающих сердеч,е шины 4 накойителя 1 и выР ник, наводится э.д,с., при чемвающие Резисторы 15 два дРУены э,д,с наведеннаЯ на шине 3 логиплеча общей точкой 16 под "ста 6 ческойматРицы 2, постУпает ак выходу Йоргдрователя Р Р вход усилителя воспроизведениярегеиерацйи Одно " э-х "иод", яо ( с + к )-го разряда и производитдержит диод Х 7, а дРУгое ди ы запись "единицы" в (+к)-Й Разряд,инч 18 записи логичесо" м и регистра 6 регенерации, а э,д.с.,2. Между анодами диодов 17 в д Раведенная на шине 18, включеннойнальную цепь моста включена кооРди- в разрядную цепь с -го разряданатнатная шина 3 воспРоизведен 25 ,(фиг,2), не поступает на вход соотматрицы 2, соединенная со входом ветствуйщего Усилителя 5 воспроизУсилителя 5 воспроизведения ведения, так как в цепи действияпредлагаемом устройстве воэ.д.с. ,меются два встречно вклювремя передачи инормации из нако ченных диода 17.пителя 1 (фиг. 1) в логическую матрицу 2 и обратно производится . зоВ четвертом такте производитсясдвиг двоичного слова Х на "-Разря- считывание формирователеи б регистдов влево или вправо при условии, ра регенерации (.ьиг.1) и формировачто К м, где м - количество Раз ние тока записи в шине 7 накопителярядов в слове Х. 1, как и при обычном МОЗУ. ИмпульСдвиг информации выполняется з 5 сй токов на выходах регистра б реза четыре такта, генерации и на выходе 8 дешид.оатораЬ пером такте импульсом тока у имеют величину +0,5 Х . Сов - 1, с выхода 8 по :Иреснои ши падением токов считйвается слово,не 7, выбранной дешифраторомкоторое содержит единицу в (К +к считйвается ячейка накопителя 1. 4 о ом разряде, записывается в ячеицсли в считанном слове Х единиц ку накопителя 1,содержится только в с-ом разрядег Сдвиг вправо выполняется анато э.д.с наводимая на Разряднои логично, полька при этом возбашине 4, поступает на вход усилителя ется Й-я шина 11 ф, расположенная наЬ воспроизведения=го разряда, . 45с выхода которого осуществляется фиг.1. выше главной диагонали лозапись единицы в-ый разряд ре- , гической матрицы 2,гистра 6 регенерации, При использовании ВВОЗУ систейо втррогл такте для сдвига мы 2,5 Л с выделенными шинами восслова наразрядов влево дешифра-, 5 опроизведения координатные шины 3тором 9 с выхода 10 возбуждается воспроизведения лЬгической матрицыВ-я диагональная шина 11", располо включаются последовательно с шиженная на фиг.1 ниже главной диа- нами 4 воспроизведения накопителягонали матрицы 2, и считываются 1, координатные шины 18 логическойформирователи регйстра б регенера матрицй 2 подключаются ко входамции. Импульсы тока в разрядных ши- формирователей разрядных токов заах 18 и 4-го разояда и к-ой писи до разветвления по адреснодиагональной шине 11 имеют величи- -разрядным шинам, диагональные шину +о,б 1 Импульсы тока в других ны 11 подсоединяотся к дополнительразрядных шинах для рассматриваемо- ным выходам 10 дешифратора адресаго примера отсутствуют, так как во Э. Й режиме сдвига в такт считывавсех разрядах слова Х, кроме с -го, ния /-й и 3-й такты/ в дашифратонаходятся "нули". В результате сов- ре должны действовать полутокипадения полутоков в один из сердеч- ( -47) в отличии от полного тоа-Хо ) в режиме считывания ячеики иОЗУ системы 2 Д,НГЯБТ ИЗОБРЕТЕНИЯЛогическое запоминающее устройство, содержащее накопитель и логическую матрицу на магнитных сердечни;ах, прошитые двумя систе.лагли коордийатных шин записи и вос о про;1 зведения и системой диагональных шин, реверсивный дешифратор адреса, выходы которого подключены к накопителю, усилители вос произведения, входы которых подключены к накопителю, а выходы -6- к регистру регенерации, выходы которого:.одключены через формирователи к соответствуюцим входам накопителя, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, координатные шины воспроизведейия логической матрицы включены последовательно с разрядными шинами накопителя и соединены со входами усилителей воспроизведения, а координатные шинй записи подключены непосредственно к выходам формирователей регистра регенерации, диагональные шины - к дополнительным выходам двшифратора адреса на; капителя.оставитель(, фЩЯЯТехреду ЛОГУ 106:4 Т Мороз акт зд, М 55 ирак 591 Зака одписное ент, Москва, Г, Бережковская наб., 2 Греднрнятие 1 И 1 Г 1 И Государственного комитета Совета Министров па делам изобретений и открытий Москва, 113035, Раушская иаб., 4/Ю