Библиотека

Союз Саветскик Социалистических РеспубликЗависимое от авт. свидетельства-Заявлено 23,71.1970 ( 1451957/18-24)с присоединением заявки-ПриоритетОпубликовано 23 Х.1973. Бюллетень23Дата опубликования описания 05.1 Х.1973 М, Кл. 6 061 15,36 Комитет по делам изобретений и открытий при Совете МинистровАвтор изобретения В, В, ГубаревНовосибирский электротехнический институт Заявитель СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР Изобретение относится к вы 1 ислительйой и измерительной технике.Известны статистические анализаторы, со. держащие два амплитудных ограничителя, настроенных на нулевой уровень срабатывания, одноразрядный многокаскадный сдвиговый регистр, группу дешифраторов соответствия, группу накопителей и синхронизатор,Однако известный анализатор имеет малые функциональные возможности - только нахождение оценки корреляционных функций по полярному выборочному шаговому алгоритму,Первая цель изобретения - расширить функциональные возможности, обеспечив вычисление оценок одномерных интегральных и дифференциальных законов распределения путем допустимого усложнения устройства.Это достигается тем что, в каждый из двух входных каналов введен сумматор, на один вход которого подается анализируемый сигнал, а ко второму входу подключен выход цифро-аналогового преобразователя, подключенный к своему двоичному счетчику; к выходу сумматора подключены входы исходного ограничителя и дополнительного, уровень срабатывания которого равен:по модулю абсолютному значению ступеньки напряжения на выходе преобразователя; выход исходного ограничителя подклкзчен к одному входу схемы совпадения с триггерным ьыходом и к одному входу переключателя вида оцениваемого закона; к второму входу переключателя 5 подключен выход схемы совпадения, к второму входу которой подключен выход дополни.тельного ограничителя, выход переключателя, расположенного в первом входном канале, подключен ко входу сдвигового регистра; вы ход переключателя во втором входном кана.ле подключен к входу первой запохтинадотцей ячейки, выход которой подключен к объеди.ненным входам дешифраторов соответствия, а цепь запуска вместе с цепью сдвига регист ра подключены к первому выходу синхронизатора, к двум другим выходам которого подключены входы счетчиков; выходы счетчика в каждом канале подключены к обьединенным входам цифро-аналогового преобразова теля и дешифрирующей матрицы, каждыйвыход которой через схему совпадения связан с входом накопителя одной из двух дополнительных групп накопителей, второй вход схем совпадения, подключенный первым 25 входом к выходам матрицы, объединен и подключен к единичному выходу второй (третьей) запоминающей ячейки, вход которой подключен к выходу переключателя, расположенного В том же канале, а цепь запуска - 30 к входу счетчика, причем порядок следованияимпульсов на выходах синхронизатора определяется режимом работы анализатора.Такое выполнение анализатора:позволяет существенно расширить не только его функциональные возможности, но и область использования при нахождении оценок корреляционных функций за счет полученнои при этом возможности находить оценки корреляционных функций по известному полярному алгоритму с дополнительными дискретными по уровню сигналами, имеющими равномерный закон распределения.Вторая цель предлагаемого изобретения - обеспечить получение оценок условных и двумерных законов распределения при временном сдвиге между отсчетами, меняющемся в гех же пределах, что и при нахождении оценок корреляционных функций.Это достигается тем, что к схемам совпадения, включенным между выходами матрицы и входами,накопителей во втором входном канале, добавлен третий вход, а анализатор дополнительно содержит переключатель каскадов регистра на число направлений, на единицу большее числа каскадов регистра, причем третий вход схем совпадения объедннен и подключен к выходу переключателянулевой вход которого подключен к объединенному второму входу данных схем совпадения, а остальные входы объединены между собой и с целью сдвига в регистре.Блок-схема предлагаемого устройства изображена на чертеже.Первый сумиапор 1 включен в первом входном канале так, что па один его вход поступает один пз анализируемых сигналов, например х(1), а ко второму входу подключен выход цифро-аналогового преобразователя 2. Выход сумматора 1 подключен к объединенным входам ограничителей: исходного 3, настроенного на нулевой уровень срабатывания, и дополнительного 4, уровень срабатывания которого равен по модулю абсолютному значению ступеньки напряжения на выходе преобразователя 2. Выход ограничителя 3 подключен к одному входу схемы 5 совпадения с триггерным выходом и,к одному входу переключателя б вида оцениваемого закона. Второй вход схемы 5 совпадения подключен к выходу ограничителя 4, а выход - ко второму входу переключателя 6, выход которото подключен к объединенным входам запоминающей ячейки 7 и сдвигового регистра 8,К входам преобразователя подключены выходы двоичного счетчика 9, которые также подключены ко входам дешифри 1 рующей матрицы 10. К какдому выходу матрицы 10 подключена одним входом одна из схем совпадения группы 11, вторые входы которых объединены и подключены к выходу запомина 1 ющей ячейки 7, К выходу каждой схемы группы 11 подключено по одному накопителю дополнительной группы 12. Вход счетчика 9 объединены с целью записи ячейки 7 и подключен к одному выходу синхронизатора 13. 10 15 20 25 30 35 40 4 50 55 60 65 Аналогично во втором входном канале, на который подается второй анализируемый сигнал, нааример у(1), включены вторые сумматор 14, цифро-аналоговый преобразователь 15, ограничители: исходный 16 с нулевым уровнем срабатывания и дополнительный 17, уравень срабатывания которого равен пп модулю абсолютному значению сту пеньки напряжения на выходе преобразователя 15, схема 18 совпадения с триггсрным выходом, переключатель 19, вторая запоминающая ячейка 20, двоичный счетчик 21, дешпфрирующая матрица 22, группа 23 двухвходовых схем совпадения и дополнительная группа 24 накопителей. При этом вход счетчика 21, объединенный с цепью запуска ячейки 20, подключен ко второму выходу синхронизатора 13.Выход переключателя 19 подключен ко входам ячейки 20 и е це одной запоминающей ячейки 25, выход которой подключен к объединенным входам дешифраторов соответствия группы 26, а цепь записи объединена с целью сдвига в регистре 8 и подключена к третьему выходу синхронизатора 13,Второй вход дешифраторов группы 26 подключен к выходу соответствующего каскада регистра 8, а к выходу каждого дешифраторара подключен накопитель исходной группы 27,Синхронизатор выполнен так, что импульсы на его трех выходах следуют в порядке, определяемом режимом работы устройства.Для обеспечения второй цели схемы совпадения группы 23 являются трехвходовыми, а устройство дополнительно содержит переклю. чатель каскадов регистра 28 на число на. правлений, на единицу большее числа каскадов регистра.Два входа трехвходовых схем совпадения группы 23 включены так же, как и в акали- заторе по п. 1, а третий объединен и подключен к выходу переключателя 28, а нулевой вход которого подключен к объединенным вторым входам схем группы 23 у а все остальные входы - к выходам каскадов регистра 8,Предлагаемый анализатор работает в нескольких режимах, в каждом из которых находятся оценки различных вероятностных характеристик,Рассмотрим первый режим - одновременно вычисляются оценки корреляционных функций и оценки одномерных интегральчых знаков распределения.Для этого переключатель 28 находится в нулевом (крайнее левое) положении. Переключатели Ь и 19 включены на выходы ограничителей 3 и 16 соответственно (повернуты вверх). Период следования импульсов на выходе 29 синхронизатора 13 равен шагу задержки Лт отсчетов центрированного сигнала по первому входу (например, х(1) относительно отсчетов центрированного сигнала, поданного на второй вход (сигнал х(1) при нахождении собственных характеристик или сигнал у(1) при нахоядении взаимных ха 383057орактеристик), равного шагу изменечия аргумента оценки корреляционной функции.Периоды Мзо и М;1 следования импульсов на выходах 30 и 31 синхронизатора 13 не кратны друг другу и периоду М следования 5 импульсов на выходе 29 и много меньше посл едн его.Во всех случаях находятся шаговые оценки Яф характеристики Я с помощью выборочного усреднения по времени в соответст О вии с формулой:" - ". " 1 "агде О 5 - по;тоянныи коэффициент, выбираемый из условия несмещенности опенки, устанавливается коэффициентом передачи соответствующих накопителей;т 1 (1) - нелинейное преобразование;У - объем выборки, по которой производится усреднение; (з 1(81 - символ операции усреднения повремени с использованием У отсчетов.25При нахождении оценок корреляционныхфункций, получаемых на выходе накопителейгруппы 27 в виде й точек Лф(ЮЛТ), 1=О, 1,2, Й - 1 равноотстоящих вдоль аргумента сшагом ЛТ=М нелинейная функция имеет 30ВИД:1 о= ИР - И-.)+5(1 - И-.)1 з 1 п Уу у(1) + Л,где- 1 при х(0,з 1 дп=1 0 при х=0 +1 при х)0,405(1) - сигнал на выходе преобразователя 2, перекрывающий диапазон - А, А изменения хф;Л(1) - сигнал на выходе преобразонатели 15, перекрывающийдиапазон - 1, А измененияу(г)А=О, 1, 2 й - порядковый номер накопителя в группе 27, соответствующий номеру каскада сдвигового регистра 8.Операция получения знакового сигнала реализуется ограничителями 3;1 1 б, форми рующими единичный цли нулевой сигнал. Дешифраторы соотВетствия Выоаоать 1 Вяют сигнаал, соот.зстствующий +1, если коды на их входах совпадают, и - 1 в противном случае.Оценки шгтегральных законов распределе ния Рф сигналов х(1) и у(1) получаются соответственно на выходах накопителей групп 12 и 24. Каждая из оценок получается в виде 2" равноотстоящих вдоль оси аргумента соответст 1 ецно через Л 5 и ЛЛ точек, где б 5 б 2 Л Л 2 А 2: - 1 2" - 1 г 9., г 1 - число разрядов счетчиков 9 и 21 соответствецно.Оценки Г,"(х), например, получаются в виде точек 1"( - х,), где х; - уровень напряжения на выходе ЦАП, соответствую 1 ций Ою состояни 1 о счетчика, меняющийся чегсз Л 5 пр 11 изменении 1 от (1=О, 1, 2,2" - 1) в пределах- Л, Л. Получение Г.,"( - х;) иа выходе 1-того накопителя группы 12 обеспечивается за счет работы ограничителя 3 в соответствии с соотношением.вфп, х(1,)+х, =1 при хй 1)(х 1 0 пРи х(1 ч):.х где 1;моменты времени, соответствующие 1-тому состоянию счетчика 9. При этом толь;:О ця соответству 1 О 1 цем выходе матрицы 10 получается единичный сигнал, открывающий соответствующую схему совпадения группы 11, в то время как на друп 1 х выходах матрицы 10 будет нулевой сигнал. По второму же входу схемы совпадения группы 11 управляются в соответствии с значениемэ 1 оп 1 х (1,+х;,поскольку запись в ячейку 7 производится с каждым импульсом, поступающим на вход счетчика 9, но спустя время срабатывания счетчика 9, ЦАП, сумматора 1, ограничителя 3 и схемы 5 совпадения.Таким образом, на выходе накопителей групы 12 после М циклов усреднения с шагом 2" М." будет получена оценка 2: точек Е,." (х), равноотстоящих через Л вдоль- Л, А 1.Рассмотрим второй режим - одновременно вь 1 чи сл я 1 отс 51 оцец ки Ю" (х), Кф (у) одномерных дифференциальных законов распределения. Они получаются на выходе накопителей грпи 12 и 24 в виде 2",2- точек равцоотстоя 1 ццх вдоль х, у с шагом Л 5 ц ЛУ соответственно, Ка выходе каждого -того накопителя группы получается оценка Г,"( - х;+.Л 5) г=О, 1. 2, 2: - 1 или Г"( - у;+ ЛЛ), 1=0, 1, 2,2- - 1. где плюс берется, если уровень срабатывания ограничителей 4 и 17 положите,.ен, знак минус - если уроВень срабатывания отрицателен. При этом в первом случае входы схем совпадения 5 и 18 подклцочены и единичному выходу ограничителей 4 и 17, а в другом - к нулевому.В даццом режиме переключатели б и 19 находятся внизу, т. е. включены на выходы схем совпадения 5 и 18.В результате вместо з 1 дп 1 х(1;) +х например, подаетсях : - х, 1-Л 5;1, 1 при 5, (1,) ( л, Л 5, 3830571 и р и х 8 - (Й - 1) Л( - .и у И.)( - у; О при других х 1 - (Ф - 1)Лт и/или у(1,), Ы) = где 1 - момент времени, соответствующийначалу и-ого цикла. Это обеспечивает получение на выходе 2" накопителей группы 24 за У циклов вычисления оценок 2 "уточек. Рф - х - у,; (й - 1)Лт; =сопз 1, й=сопз, /=О, 1, 2,2- - 1. Оценки Р" ( - у,); Я - 1) Лт/х Я ( - х, условных законов распределения могут быть получены аналогично увеличением коэффициента пере 7что и обеспечивает получение оценок одномерных плотностей вероятностей.Рассмотрим третий режим - вычисление оценок Р"(х; у; т); Рф(у; т/х(1) (х) двумерных и условных интегральных законов распределения.Указанные оценки получаются на выходе накопителей группы 24 в виде оценок 2" точек сечения по у при х= - х, =сопз 1, т = (й - 1) Л/; lг=соиз, где =0, 1, 2,2 ц -- 1 - состояние счетчика 9, а /г=1, 2,/г - номер каскада регистра 8, к которому оказывается подключенным переключатель 28 в момент нахождения оценки указанного сечения,В этом режиме переключатели би 19 включены на выходы ограничителей 3 и 17,Положение переключателя 28 изменяется в зависимости от нужного значения аргумента в соответствии с формулой т = (/г - 1)Лт, Переход от одного положения к другому осуществляется после того, как счетчик 9 побывает во всех состояниях, т. е, после того, как опорный сигнал примет все возможные в диапазоне- А, А значения.Период Лзо следования импульсов на выходе 29 синхронизатора И равен Лт. На выходе 31 на каокдый импульс с выхода 29 вырабатывается пачечка из 2- импульсов, следующих с периодом Мз, таким, что 2"Мз 1(Лт настолько, что у за время 2" Мз 1 не должен изменяться сколько-нибудь существенно (не более чем на ЛЯ/2).Период Лзо следования импульсов на выходе 30 равен Лазо=У Лт+О, где У - объем выборки, по которой,находится оценка, 6 равна сумме времени регистрации всех точек оценки с выхода группы накопителей 24 и установки накопителей в исходное состояние.Такая работа синхронизатора обеспечивает при включении переключателя 28 на выход 1-того каскада регистра 8 и с-том состоянии счетчика 9 поступление в каждом и-ом цикле длительностью Лт в /-тый накопитель группы 24 произведенияз 1 п, х(г - (А - 1) Л-+ х, з 1 дп, у (+ д,), т. е. в /-том накопителе будут усредняться значения 8дачи накопителей группы 24 в Р,."( - х;) -раз.Рассмотрим четвертый режим - вычисление оценок Рф(х; у; т), й 7(у; т/х) двумер 5 ных и условных дифференциальных законовраспределения.Отличие данного режима от предыдущего -здесь переключатели б и 19 включены на выходы схем совпадения б и 18.10 Поэтому, если счетчик будет в -том состоянии, а переключатель 28 включен на выходЙ-того каскада регистра, при /-том состояниисчетчика 21 в /-тый накопитель группы 24 будут поступать значения1 при хУ - ф - 1)Л Я- хг,- х,Л 5,",1 р(п) = -у я - у) - у, т Л 4О при других х 1 - (й - 1) Л-20и,или у(1),где Я - символ принадлежности интервалу.В результате после У циклов на выходенакопителей группы 24 будет оценка 2- то25 ЛЯ ЛУ.чек Г" ( - х;+ - ; - у,+. - ; ф - 1)Лт) при22( Л 22Х - х,+ "; х,- "могут быть получены изменением коэффициента передачи накопителей группы 24 в40Предмет изобретения1. Статистический анализатор, содержащийсинхронизатор, связанный со сдвигающим 45 регистром, соединенным поразрядно черезвходные дешифраторы с разрядными накопителями, а в каждом из двух каналов - первый и второй ограничители, подключенные к первым схемам совпаденпя, один из входов 50 и выход которых соединены с двумя неподвижными контактами переключателя на два положения; счетчики, соединенные входом с синхронизатором, а выходами подключенные к цифро-аналоговым преобразователям и де гпифратору, каждый выход которого соединен с одним из входов гоуппы схем совпадения, выходы которых подключены к группам канальных накопителей, отлачаои 1 айся тем, что, с целью получения оценок одномерных 60 интегральных и дифференциальных законовраспределения, он содержит запоминающую ячейку, канальные запоминающие ячейки и в каждом канале сумматор, входы которого соединены соответствен. о с источниками ис следуемых сигнало и Выходами цифро-ана383057 10 С а . В. ж нс йдактор О. Стенина Тскред Е. Ьо 1 зисова Еоррект ы: Л. Царькова и М. Гарцевич Заказ 2379,8ЦИНИПИ Комитет Рзд. М 615 Тирани 64о делам изооретсний и открытий при Москва, ЗК, Рау искал наб., д. 45 Подписноеветс Министров СССР ипография, пр. Сапнова логовых преобразователей, а выход подключен к канальным ограничителям; основные входы канальных запоминающих ячеек соединены с подвижными контактами переключателейй, а управляющие - подключены к выходам синхронизатора, выходы канальных запоминающих ячеек соединены со входом каждой схемы совпадения канальной группы; входы запоминающей ячейки соединены с подвижным контактом переключателя второго канала и синхронизатором, а ее выход подключен к выходным дешифраторам,2. Статистический анализатор по п, 1, отличаюи 1 иися тем, что, с целью получения оценок условных и двумерных законов распределения, он содержит переключатель каска дов регистра с числом положений, на единицу большим числа каскадов регистра, неподвижные контакты которого соединены соответственно с разрядными, выходами регистра и выходом запоминающей ячейки второго ка нала, а подвижный контакт подключен к дополнительным входам схем совпадения группы второго канала,