Цифровое логическое устройство на полноточномнакопителе

О П И С А Н И Е 289514ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Саеетских Социалистических РеспубликКомитет по делам изобретений и открытий при Соеете Министрое СССРОпубликовано 08.Х 11.1970. Бюллетеньза 19 Дата опубликования описания 18.11.1971. Зуев,Ленинградский политехнический институт им. М. И. Калинин аявите ИфРОВОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО НА ПОЛНОТОЧНО НАКОПИТЕЛЕПредлагаемое устройство относится к обла. сти вычислительной техники и может быть использовано в универсальных и специализированных вычислительных системах, содержащих магнитное запоминающее устройство на 5 ферритовых парах с петлей связи между селектирующим и информационным сердечникаЦифровые логические устройства на магнитном накопителе известны. В этих устройствах 10 применяются для логических преобразований магнитные накопители различных типов, так или иначе использующие при записи информации на сердечнике факт совпадения двух пли большего числа импульсов тока, подаваемых 1 по различным шинам. Этим обстоятельством обусловливается ограниченный коэффициент селекции накопителя, а следовательно, и всего логического устройства. Ограничение коэффициента селекции, н свою очередь, обусловли вает относительно узкий диапазон допустимых изменений параметров элементов накопителя, параметров импульсов записи и температуры окружающей среды.Цель изобретения заключается в повышении 2 коэффициента селекции при выполнении логических операций и в расширении допусков на параметры элементов и импульсов, а также допусков на температуру окружающей среды. Эта цель достигается благодаря применению 3 в цифровом логическом устройстве полноточного накопителя на ферритовых парах с петлей связи между селектирующим и информационным сердечниками.Отличие устройства заключается в использовании магнитного оперативного затоминающего устройства (ЫОЗУ) на ферритовых парах с элементами и связями, позволяющими выполнять логические операции конъюнкции, дизъюнкции, инверсии в одном или нескольких адресах запоминающего устройсгва при записи информации. Нововведенные связи и элементы позволяют выполнять логические операции при воздействии в момент записи на информационный сердечник одного полного тока. ЫОЗУ строится по системе с линейной выборкой. К адресной шине, проходящей через селектирующпе сердечники одного адреса, подсоединяется нереверсивный формирователь; к адресной шине, проходящей через информационные сердечники одного адреса, также подсоединяется нереверсивный формирователь.Формирователи, подсоединенные к адресным шинам, могут возбуждаться в произвольном сочеташш импульсами, подаваемыми иа пх входы из управляющего устройства. Выполнение той или иной логической операции в любом адресе определяется моментом возбуждения адресных формирователей относительно импульсов прямого или обратного кода на раз10 рядных шинах записи, объединяющих селектирующие сердечники одного разряда всех адресов.Регистр регенерации устройства имеет выход прямого и ооратного значения записываемого кода. Выходы прямого значения кода через управляющий ключ подсоединяются ко входам формирователей разрядных токов записи, выходы обратного значения кода также через свой управляющий ключ подсоединяются ко входам тех же формирователей. Открытие того или иного управляющего разрядного ключа определяется импульсами на пх входах, подсоединенных к выходам управляющего устроистиа. Различные сочетания возбуждения адресных формирователей и управляющих ключей и определяют выполняемую логическую операцию в одном или нескольких адресах накопителя. 11 ри этом операции, выполненные в разных адресах, могут быть различными.11 ри выполнении логической операции одновременно над массивом слов с большим числом адресов, с целью экономии адресных формировагелеи, вводится общая адресная шина, проходящая через селектирующие сердечники всех адресов массива. К нововведеннои общей шине подсоединяется выход формирователя импульса, перемагничивающего селектирующие сердечники с разрушением информации; к этои же шине подсоединяется выход формирователя импульса, перемагничивающего селектирующие сердечники без разрушения информации. Ьозоуждение формирователеи общеи адресной шины в различные моменты времени определяет выполняемую логическую операцию над всеми словами одного или нескольких массивов одновременно.На фиг. 1, а представлен один адрес полно- точного МОЗУ на ферритовых парах; на фиг. 1, б, в, г приводятся временные диаграммы работы адреса в режиме считывания с регенерацией и выполнения логических функций; на фиг. 2 приведено предложенное цифровое логическое устройство на полноточном МОЗУ.Адрес 1 полноточного МОЗУ (накопителя) предполагает линейную организацию выборки и содержит количество ферритовых пар по числу разрядов. Каждая пара состоит из селектирующего сердечника 2 и информационного сердечника 3, соединенных между собой петлей связи 4. Через все селектирующие сердечники 2 одного адреса проходит адресная шина 5, а через информационные сердечники - адресная шина б. Через селектирующие сердечники 2 проходит разрядная шина записи 7, а через информационные сердечники - разрядная шина чтения 8. Шины 7 и 8 объединяют, соответственно, селектирующие и информационные сердечники одного разряда всех адресов накопителя. Разрядные шины чтения 8 подсоединяются ко входам усилителей чтения 9 (см. фиг, 2), выход каждого усилителя чтения подсоединен ко входу триггера 1 О регистра регенерации; выходы 11 прямого значе 20 25 30 35 40 45 50 с 60 б 5 нпя кода регистра регенерации через входы разрядных формирователей записи 12 поступают па вход разрядного управляющего ключа 13; выходы 14 обратного значения кода регистра регенерации через входы разрядных формирователей записи 12 поступают на вход разрядпого управляющего ключа 15.Выходы разрядных формирователей записи 12 подсоединяются к разрядным шинам записи 7 накопителя. Шины 7 и 8 накопителя на фпг, 2 показаны лишь в одном адресе; через все остальные адреса накопителя шины 7 и 8 проходят аналогично, последовательно объединяя сслсктпрующие и информационные серденники одного разряда всех адресов. К адресной шине 5 подсоединяется выход нереверспвпого адресного формирователя 16, к адресной шине б подсоединяется выход нереверсивного адресного формирователя 17.Вход формирователя 16 подсоединен к выходу 18 управляющего устройства 19; вход формирователя 17 подсоединен к выходу 20 управляющего устройства 19. Помимо выходов адресных формирователей 16 и 17 адресные шины 5 и б накопителя подсоединяются к выходам дешифратора адреса 21. Запускающий вход управляющего ключа 13 подсоединен к выходу 22 управляющего устройства 19; запускающий вход ключа 15 - к выходу 23 управляющего устройства 19. Шина 24 проходит через селектирующие сердечники группы адресов накопителя и подсоединяется к выходам нереверсивных формирователей 25 и 26. Входы формирователей 25 и 26 подсоединены соответственно к выходам 27 и 28 управляющего устройства 19.Для пояснения работы предложенного циф. рового логического устройства рассматриваются способы выполнения логических функций непосредственно в адресе полноточного магнитного накопителя, представленного нафиг. 1, а.Реализация способов выполнения логических функций в накопителе требует введения новых элементов и связей, совокупность которых и определяет новизну предложенного ло гического устройства.На фиг. 1, б и В показаны временные диаграммы адресных и разрядных токов в режиме считывания и регенерации МОЗУ на ферритовых парах. При этом возможно выполнение логпчсских операций в адресах накопителя.Диаграмма на фиг. 1, б предполагает использование двух переверсивных дешифраторов, каждый с числом выходов, равным числу адресов накопителя. Выходы одного дешифратора подсоединены к адресным шинам 5 через селсктирующие сердечники; выходы другого к адресным шинам б через информационные сердечники. Импульс тока 1, направляется в такт считывания в шину 5 выбранного адре. са, при этом происходит перемагничивание се лектирующих сердечников 2 и по петле связи информационных сердечников 3. Сигнал с раз. рядпых шин 8 поступает на усилители чтения.5 10 15 20 г 5 Регенерация или запись информациигы.бранный адрес осуществляется за два такта: 1-й и 2-й. В 1-й такт записи по разрядным шинам 7 поступает обратный код записываемого числа; в соответствующих разрядах выбранного адреса происходит перемагничивание селектцрующцх сердечников, при этом информационные сердечники не перемагничиваются ввиду их импульсного смещения током Упо шине б от второго дешифратора. Во 2-й такт записи по шинам 7 поступает прямой код записываемого числа. перемагничивая оставшиеся селектирующие сердечники ц го гетле связи - информационные, записывая в них единицы.Диаграмма на фиг. 1. Ь предполаг" ет цспользование одного нереверсивного дешцфратора с числом выходов равным числу адресов При этом шины 5 и б соединяотся последовательно и подсоединяются к выходам дешифратора. Импульс У, и Ув этом случае один и тот же, Длительность его такова, что он практически перекрывает весь 1-й такт записи Импульс Ур по разрядным шинам 7 в 1-й такт записи превосходит У, и У, так что селектирующие сердечники перемагничиваются в соответствии с обратным кодом записываемого числа. Информационные сердечники при этом находятся под воздействием импульсного смещения (УУ) и не перемагничиваются Во 2-й такт записи импульсами Ур прямого кода записываемого числа перемагничиваются оставшиеся селектирующие сердечникп 2 ц по петле связи 4 - информационные сердечники 3, В них оказывается записанной единица.Поступление импульсов обратного и прямого кода в 1-й и 2-й такты записи обеспечивается связями 11 и 14, коммутируемым управляющими разрядными ключами 13 и 15. Открытие ключей 13 и 15 определяется сигналами от управляющего устройства 19 по связям 22 или 23. При открытии ключа 13 на разрядные шины 7 поступает прямой код числа, при открытии ключа 15 - обратный код числа.В предложенном устройстве возможно выполнение операций инверсии, дизъюнкции (ИЛИ) и конъюнкции (И) в одном или нескольких адресах. Выполнение всех операций происходит в 1-ом и 2-ом тактах записи. Способы выполнения этих операций одинаковы для случая фиг. 1, б и 1, Ь.Операция инверсии осуществляется за счет изменения порядка следования обратного и прямого кода записи в 1-ом и 2-ом тактах записи. Если в 1-й такт записи открывать ключ 13, а во 2-й такт записи - ключ 15, то в выбранной ячейке окажется записанным обратный код считанного числа, В случае, если это записываемое число является аргументом для выполнения операций И, ИЛИ, то операции будут производится над обратным кодом считанного из определенного адреса числа,Операция ИЛИ выполняется над словом аь хранящимся в ячейке, и словом Ь;, предва 30 35 40 45 50 55 60 65 рительно считанным с другого адреса. Прц этом ячейки, в которых производится операция ИЛИ, в такт считывания не опрашиваются. Выполнение этой операции показано на фпг. 1. г. В 1-й такт записи в адресные шины 5 нукных адресов подается импульс У,. Этот ипульс по длительности и амплитуде перекрывается импульсом Ур на шинах 7. В случае, если в данном разряде в 1-ом такте загцси на шине 7 отсутствует цмгульс Ур, то импульс У, перемагничцвает селектцрующцй сердечник ц го петле связи шформаццоццый сердечнак ( оследцее це обязательно). Если Ур гвцсутствует в 1-ом такте записи. то селектцуюцй сердечник це перемагничивается, будучц смещен этим импульсом Во 2-ом такте а цсц в обпатц "и наравлеццц по крутому " астку цгямоугольцоц петли гцстерезцса буерегнццва.ся те сердечники, которые в-ом такте перемагнцтцлцсь током У загцсывая .рц этом на информационные сердечники единицы. Таким образом, на информационных сердечниках окаяется записанной информация, соответствующая а, Х/ Ь если в 1-ом такте записи был открыт ключ 15, а во 2-ом такте записи - ключ 13; цлц - а, Х/ Ь если в 1-ом такте записи открыт ключ 13, а во 2-ом - ключ 15. Операция И также может быть выполнена в адресе накопителя согласно фцг. 1, г. Для этого импульс У, по шине 5 подается во 2-й такт записи. Те информационные сердечники данного адреса, в разрядах которых отсутствует ток Ур, во 2-й такт записи оказываются установленными в состояние О, Таким образом, после 2-го такта записи на информационных сердечниках оказывается записанной информация, соответствующая а /, Ь, если во 2-ом такте записи открыт ключ 13, или а, Л, Ь если во 2-ом такте записи открыт клоч 15. Заметпм, однако, что при этом часть селектирующих сердечников данного адреса остается во взведенном состоянии. Поэтому в очередной цикл обращения следует провести обычное считывание и регенерацию данного адреса. Тогда а,/ Ь, (или а, / Ь,) окажется вновь записанным на его информационные сердечники, а кроме того, поступая по разрядным шинам 7 в 1-й и 2-й такты записи, может быть использовано как аргумент при выполнении очередных логических преобразований.Заметим, что во всех рассмотренных способах сохранен принцип полноточности прц записи информации в адрес накопителя. Индивидуальный выбор адресов, в которых производятся логические операции в произвольном их сочетании, производится нереверсивными ключами 1 б и 17, подсоединенными отдельно к шинам 5 и б адреса накопителя. Эти соединения совместно со связямц 11, 14, ключами 13, 15 обеспечивают возможность выполнения функционально полного набора логических операций в одном или группе адресов предложенпого логического устройства. При этом устройство является полезным ввиду преимуществ, приобретаемых в результате записи информации в накопитель с помощью одного полного тока по петле связи 4.Заметим, что ключи 1 б, 17 могут быть подсоединены лишь к необходимой части адресов накопителя, ко всем же адресным шинам 5 и б может быть подключен своими выходами децифратор 21, необходимый для функционирования устройства в режиме МОЗУ.В тех ке случаях, если необходимо выполнять одшаковые логические преобразования одновременно в группе адресов накопителя при большом числе этих адресов, т. е. обрабатывать большие массивы информации по одинаковому алгоритму, более экономичньп является выполнение логических операций в этой группе адресов с помощью новой шины 24, объединяющей все селектируюцие сердечники адресов указанной группы, Тогда любые из указанных выше операций могут быть выполнены одновременно согласно диаграмме на фиг. 1, 2, Для этого импульс ( от нереверсивного формирователя 25 проходит по шине 24, общей для всех адресов группы,Возбуждение этого импульса в 1-й цли 2-й такт записи определяет (совместно с ключами 13, 15) логическую операцию, выполняемую в массиве адресов. Так как при выполнении операции конъюкции часть селектирующих сердечников остается во взведенном состоянии, что недопустимо, то вслед за формирователем 25 запускается нереверсивный формирователь 26. Амплитуда и длительность этого импульса такова, что он осуществляет полное перемагцичцванпе селектирующих сердечников при токе в петле связи 4 гораздо меньшем тока, соответствующего коэрцитцвной силе информационного сердечника 3, т. е. происходит перемагничпвацце селектцрующих сердечников без разрушения информации ца информационных сердечниках. Полярность импульса формирователя 2 б обратна полярности импульса формирователя 25. Предмет изобретения 1. Цифровое логическое устройство на полцоточном накопителе, содержащее ферритовые 5 пары с петлей связи между селектирующим иинформационным сердечниками, усилители чтения, регистр регенерации, формирователи разрядных токов записи, разрядные управляющие ключи, дешифратор адреса ц управляю- О щее устройство, отличаощееея от известныхтем, что, с целью расширения допусков ца параметры элементов, тактовых импульсов и температуру окружающей среды, селектирующце и информационные сердечники одного 15 адреса охвачены соответственно двумя адресньпи шинами, подсоединенными к выходам нереверсивных формирователей тока, входы которых подключены к выходу управляющего устройства; выходы прямого и обратного кода 20 регистра регенерации через входы запуска соответствующих формирователей разрядных токов записи подключены к управляющим ключам, входы которых соединены с выходом управляющего устройства; выходы дешифратора 25 подключены к адресным шинам селектирующих ц информационных сердечников,2. Устройство по и, 1, отличаоиееея от известных тем, что, с целью выполнения логических операций одновременно в группе из п 50 адресов полноточпого накопителя, в нем добавляется общая для массива из и адресов шина, охватывающая селектирующие сердечники всех п адресов массива и подсоединенная к выходу нереверсивного форЗ 5 мирователя импульса тока, перемагничцвающего селектирующце сердечники в одном направлении с изменением состояния информационных сердечников, а также к выходу цереверсивного формирователя импульса 40 тока, перемапичцвающего селектирующиесердечники в противоположном направлении без пзменецця состояния информационных сердечников; входы обоих формирователей подсоединены к выходам управляющего уст ройства, и 7 иси Ги,А 7.а и сй Г 1 Хр( ил и актор И ас Изд. М 70 Заказ 123/11 Тираж 480 Подпи ЦНИИПИ Комитета по делам изобретений и окрытий при Совете Министров СМосква, Ж-З 5, Раушская наб., д. 4/5 графия, пр, Сапунова, 2 гиЯ - в3- Ъ- - 4.с