Синтезатор частот

(Я) 5 НОЗЕ 7 18 Комитет Российской Федерации по патентам и товарным знакамОПИСАНИЕ ИЗОБРЕТЕНИЯК ПАТЕНТУ(46) 15.11.93 Бюл Ию 41-42 (76) Козлов Виталий Иванович (54) СИИТБЗЛТОР ЧАСТОТ (57) Использование: устройства синтеза частот с фазовой автоподстройкой частоты Сущность изобретения: синтезатор частот содержит управляемый генератор Щ 1, фильтр нижних частот (ФНЧ) 2, первый, второй накапливающие сумматоры (НС) 3, 4 младших разрядов, цифроаналоговый преобразователь (ЦАП) 5, согласующий резистор 6,первый, второй фазорасщепители 7, 8, ВЗ-триггеры 9,9 9, резисторы 10 10, а фазорасщепителит г" ксодержат логические блоки 11,11 11. каждыйт 2 И из которых содержит О-триггер 12, первый, второй элементы И 13, 15, мультиплексор 14, а также дешифратор 16, НС 17 старших разрядов. Благодаря совокупности упомянутых блоков и связей между ними, алгоритму функционирования повышается спектральная чистота выходных сигналов. 1 з.пфлы, 3 ил, 1 табл.Изобретение относися к радиотехникеи может использоваться в устройствах синтеза частот с фазовой автоподстройкой частоты,Целью изобретения является повышение спектральной чистоты выходных сигналов,На фиг. 1 представлена структурнаяэлектрическая схема синтезатора частот; нафиг,2 - схема первого и аторогофаэорасщепителей; на фиг. 3 - временные диаграммыработы.Синтезатор частот (фиг, 1) содержит управляемый генератор(УГ) 1, фильтр нижнихчасти (ФНЧ) 2, первый и второй нэкапливающие сумматоры (НС) 3, 4 младших разрядов, цифроаналоговый преобразователь(ЦАП) 5, согласующий резистор 6, первый ивторой фазовращатели 7, 8, ЯЗ-триггеры 9,92, , 9 К, резисторы 101, 102, , 10 к резистивной матрицы КЯ,Фазовращатели 7, 8 содержат (фиг, 2)логические блоки 111, 112, ., 1 В, каждый иэкоторых содержит О-триггер 12, первый элемент И 13, мультиплексор 14 и второй элемент И 15, а также дешифратор 16, НС 17старших разрядов.Синтезатор частот работает следующимобразом, . Синтезатор частот представляетсобой петлю фазовой автоподстройки чэстоты. в которую входят УГ 1, ФНЧ 2 и многочастотный фазоцифровой компаратор,включающий в себя НСЗ, фэзорасщепитель7, тактируемые импульсами опорной частоты Ь, НС 4 и фээорасщепитель 8, тактируемые импульсами сигнэльнойчастоты 18(фиг.З,б). ЯЯ-триггеры 919 К согласующий резистор 6. резисторы 101, 102, .;., 10 К обьединяющие выходы ЯЗ-триггеров. Компарэторвырабатывает сигнал для управления частотой Ьз УГ 1, Фазорасщепители 7, 8 принимают импульсы переполнения Ра(1) и Рв(т) отсоответствующих НСЗ и НС 4, Они действуют таким образом, чтобы обеспечить на своих, например, К = 2 = 2 = 64 выходах 45импульсные последовательности такие же,а например, в 12-разрядном НС, но сдвинутые во времени относительно друг друга наМ -2" "=2 =2 = 64 такта. После ихсуммирования с весовыми коэффициентами 501/М получим исходную постоянную составляющую Е - К е, где е - Е/К - постоянныесоставляющие в каждом из суммируюихпроцессов. Помеховые составляющие 1 т) сисходным периодом ц тактов складываются 55таким образом. что помеха с этим периодомисчезает, а появляется помеха 1(1) с частотой в К раз более высокой и с амплитудой вК раэ меньшей, чем в исходном процессе.Этэ помеха может быть отфильтрована, либо скомпенсирована противофазным сигналомС(1), Поскольку в каждом из суммируемых сигналов (1) уровень помехи уменьшается в К раз, то в зто же число раз снижается и требование к точности весовых коэффициентов при суммировании по сравнению с точностью старших разрядов в известном устройстве,Назначение фазорэсщепителей 7, 8 заключается в том, чтобы передать импульсы РЯ на 3-входы ЯЯ-триггеров 91, 92 , 9 к в строго определенной последовательности. О-триггеры служат для запоминания предыдущего значения линейного кода. Первые элементы И 13 осуществляют вычитание предыдущего значения кода из текущего его значения. Результаты вычитания через мультиплексоры М передаются на вторые элементы И 15, которые разрешают импульсам Ря проходить на Я-входы соответствующих ЯЯ-триггеров 919 К.Результаты. вычитания используются на всех тактах, пока НС 17, а следовательно, и дешифратор 16, не заполнятся, До этого момента времени. на управляющих входах мультиплексоров 14 отсутствует импульс переполнения и через каждый мультиплексор проходит сигнал, снимаемый с выхода соответствующего первого элемента И. Как только НС 17 переполняется, импульс переполнения на управляющих входах мультиплексоров переводит их в такое состояние, а котором выходы первых элементов И отключаются. При этом в цепях младших разрядов кода а через мультиплексоры 111, ", 11 к подключаются соответствующие выходы дешифратора или выходы О-триггеров. Такая операция необходима для перехода к следующему циклу заполнения дешифратора 16, чтобы обеспечить вращение по кругу единиц нэ выходах мультиплексоров, кэк бы замкнутых в кольцо. Такой фазорасщепитель работает при выполнении условия а 2Рассмотрим случай, когда каждый из НС в целом содержит трехразрядные фазорасщепители 7 и 8 (М = 3) и двухразрядные НС 3 и 4 (а = 2). Это значит, что полная емкость пятиразрядного (и = К+ ги = 5) НС в целом равна о = 2" = 32. Положим, что а = 13 и Ь = 8, На вход фэзовращателя 7, т.е, на вход НС старших разрядов 9, поступает число а = 3, а на вход НС младших разрядов 3 - а" - 1. Порядок прохождения импульсов ГЯ на 3- входы ЯБ-триггеров показан в таблице.Поскольку число Ь = 8 во втором фазовращателе 8 кратно его емкости о = 32, порядок поступления импульсов 1 з на Я-входы ЯЯ-триггеров проще. В каждом такте им 2003227пульсы приходят на два соседних триггера, смещаясь в следующем такте на два следующие триггера.Временные диаграммы работы синтезатора в данном примере показаны на фиг, 3, Сумма ЙЯ-сигналов совместно с компенсирующим напряжением ес(т) представляет собой процесс Е(1), содержащий управляющее напряжение Е и высокочастотные компоненты Ев(1) (фиг." З,о) и Еэ(1) (фиг. Зп), устраняемые ФНЧ 2, Спектральная чистота выходных сигналов повышается.Компенсация не требуется в том случае, когда количество младших разрядов ( ЗВ) достаточно мало. Например, если общее количество разрядов равно п = 12 и 6 старших (МЯВ) из них относятся к фазорасщепителям 7 и 8(т.е.М = 6), а 6 других - к накапливающим сумматорам младших разрядов (ЕЗВ), т.е, гп = и - 1 = 6, то наименьшая частота помехи равна 1 в/2 = Ь/64 вместо 1 я/2" = Ю 4096, как зто имеет место в прототипе, Во многих случаях практики зту помеху можно отфильтровать, оставляя быстродействие синтезатора вполне удовлетворительным.Заявляемый синтезатор относится к наиболее общему случаю, когда количество 1 ЯВ разрядов может быть неограниченно большим. Здесь для примера накапливающие сумматоры младших разрядов (первый и второй НС) 3 и 4 содержат по 6 более старших разрядов (ЫВ ) и неограниченное1количество более младших (ЫВ" ),ЯВ разряды имеют выход на ЦАП, с помощью которого формируется компенсирующее напряжение е(1) (фиг. З,м). Требования к точности резисторов в старших разрядах матрицы ЦАП, выполненной по принципу В - 2 В, так же, как и требования к точности 5 резисторов в матрице типа КЯ снижаются вК раз по сравнению с аналогичными требованиями к ЦАП известного устройства для получения одинаковых отношений сигнал/помеха. С другой стороны, если упомя нутые . требования одинаковы,предлагаемый синтезатор обладает в К раз более высоким отношением сигнал/помеха.При этом достигается высокое быстродействие синтезатора, так как полоса пропуска ния петли автоподстройки ограничена лишьнеобходимостью фильтрации помех с очень высокими частотами 1 я и 1 э.В случаях, когда р/Ь = 2 = сопэ 1, где г =1, 2. 3, ., то второй фазорасщепитель 8 20 трансформируется в распределитель импульсов, например, в виде кольцевого счетчика. Каждый из 2 выходов этого счетчика соединяется с объединенными й-входами соответствующей группы из 2триггеров.25 Частота сигнала равна3 = х 18 2 г/с = х 1 я/2 п ггде число х на входах фазорасщепителя 7 иНС 3 равно х=а 2" /Ь.30 Количество разрядов и НС выбираетсяисходя из требования к величине шага сеткичастот.Ф ар мул а изобретен и я1, СИНТЕЗАТОР ЧАСТОТ, содеРжащий первый и второй накапливающие сумматоры младших разрядов, цифроаналоговый преобразователь, последовательно соединенные фильтр нижних частот и управляемый генератор, выход которого является выходом синтезатора частот, при этом тактовый вход первого накапливающего сумматора является входом опорной частоты синтезатора частот, выходы старших разрядов накапливающих сумматоров подключены к соответствующим входам цифроаналогового преобразователя, выход которого через согласующий резистор подключен к входу фильтра нижних частот, выход управляемого генератора соединен с тактовым входом второго накапливающего сумматора младших разрядов, информационные входы первого и второго накапливающих сумматоров младших разрядов являются соответственно первым и вторым информационными входами сигналов младших разрядов, отличающийся тем, что, с целью повышения спектральной чистоты выходных сигналов, в него введены первый и второй фазорасщепители и К ЯЯ- триггеров, 5-входы которых подключены к соответствующим выходам первого фазорасщепителя, а й-входы - к соответствующим выходам второго фазоеращателя, при этом выходы К ВЯ-триггеров соединены с соответствующими входами введенной резистивной матрицы типа КЙ, выход которой подключен к входу фильтра нижних частот, тактовый вход первого фазорасщепителя соединен с тактовым входом первого накапливающего сумматора младших разрядов, тактовый вход второго фазорасщепителя - с тактовым входом второго накапливающего сумматора младших разрядов и с выходом управляемого генератора, информационные входы первого и второго фазорасщепителей являются соответственно первым и вторым информационными входами сигналов старших разрядов синтезатора частот, а выходы переполнения первого и второго накапливающих сумматоров младших разрядов соединены с входами переноса соответст венно первого и второго фазорасщепителя,2. Синтезатор частот по п,1, отличающийся тем, что первый и второй фазорасщепители содержат последовательно 15 соединенные накапливающий сумматорстарших разрядов и дешифратор, а также К логических блоков, каждый из которых выполнен в виде последовательно соединенных О-триггера, первого элемента И, 20 мультиплексора и второго элемента И, приэтом в каждом из фазорасщепителей тактовый вход О-триггера соединен с другими входами вторых элементов И и является тактовым входом фазорасщепителя, управ ляющие входы мультиплексоров обьединены и являются входом переноса фазорасщепителя, в каждом из К логических блоков другой вход первого элемента ЗОИ соединен с информационным входом О- триггера и подключен к соответствующему выходу дешифратора, в каждом из К / 2 логических блоков другой вход мультиплексора соединен с О-входом О-триггера, в каждом из К 2 других логических блоков другой вход мультиплексора соединен с выходом О-триггера, информационный и тактовый входы и вход переноса накапливающего сумматора старших разрядов яв ляются соответственно одноименнымивходами фазорасщепителя,,. Ч 5 роиэводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина. 101 И пе Тираж НПО "Поиск" Р035, Москва, Жпатента ауаская