Устройство для измерения частоты и периода

(71) Самарское специяское бюро Научно-произдинен е "Нефтехимэвто(56) Авторское свидетелМ 788018, кл. С 01 Р 23 рукторо обьеьное конводственматика" ство СС 02, 1987 Я ЧАСсти ин ГЧИСЛИ ы и с ГОСУДАРСТВЕНЕЮЕ Г 1 ЛТЕНТ)101. ЕТГДОМСТЕТО СССРЕГОСЕ)АТГЕ 1 Т СССР) КОМУ СВИДЕТЕЛЬС(54) УСТРОИСТВО ДЛЯ ИЗМЕРЕНТОТЫ И ПЕРИОДА(57) Изобретение относится к облформационно-измерительной и втельной техники и может Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано для обработки информации, поступающе датчиков, имеющих частотный выход.Цель изобретения повышение быстродействия при измерении низких частот.Поставленная цель достигается тем, что устройство содержит процессор. блои памяти программ и памяти данных (на схеме условно не указаны), трехканальный программируемый счетчик-таймер, соединенный через шину данных и шину управления с процессором (в качестве счетчика;таймера может использоваться счетчик-таймер серии К 58 ОВИ 53), генератор тактовой частоты, выход которого подключен на счетный вход С 2 второго канала таймера, на вход разрешения счета Р 2 подключен выход источника питания, выход эталонной частоты В 2 подключен на счетный вход СЗ третьего канала и на входы элементов И, двэ О-тригЫ 182459 использовано для обработки информации, поступяющеи с датчиков, имеющих частотный выход, Цель изобретения повышение быстродействия при измерении низких частот. Устроиство содержит трехканальный таимер, генератор тактовои частоты. шесть триггеров. компаратор частоты, формирователь импульсов, два элемента И НЕ. шесть элементов И. четыре элемента ИЛИ, три элемента НЕ. Устроиство позволяет обрабатывать информацию, посТупдющую с частотных датчиков, имеющих широкий диапазон выходных частотных сигналов . от низких до частот больших эталонной частоты, 1 ил гера, двд В 5-триггера, компэратор частоты,два триггера Шмитта, входной формирователь импульсов, два блока укорочения импульсов, выходы которых подключены черезшину управления на входы процессора1 МТ 1 и 1 МТ 2 (векторы прерывания), два элемента И-НЕ, шесть элементов И, четыре элемента ИЛИ, три инверторд.ЪСопоставительный анализ с прототи-Ьпом показывает, что заявляемое устройство (Лотличается наличием новых олоков третьего,фсчатчика в составе трехканального программируемого счетчика-таймера, двух О-триггеров и одного КЗ-триггера, компараторачастоты, блоков укорочения импульсов, трехэлементов ИЛИ, двух элементов И-НЕ, трехинверторов и новыми связями,На чертеже приведена принципиальнаясхема устройства.Устройство (фиг.1) содержит трехканальный таймер 1, генератор 2 тактовой частоты, выход которого подключен насчетный Вход С 2 второго канала таймера, нэ вход разрешение счета Р 2 подклочен источник питания ,.3 выход второго канала В 2 подключен на счетный вход СЗ третьео канала, е)-триггер 3, компаратор чдстоть, 4, входной формирователь импульсов 5, инвертор 6, втооой Э-триггер 7, два элемеиа И -НЕ 8, 9, элемент И 10, элемент ИЛИ 11, первый ВЯ-триггер 12, выход формирователя 5 подключен на первый вход компарзторэ частоты 4, нз вход элемсчта НЕ 6, на первый вход элемента И-НЕ 8, на счетный вход С 1 первого канала таймера 1, на первые входы элеелентов И 16, и 21, в,ход элемента 6 подклочен 3 д счет ый ьхор О-риггерз 7, пряой выход которого подклочен нэ Второй вход элемента 8, выход элемента 8 подключен на первый и второй входы элемента 9, выход элемен(з 9 подкгюче На счетньй вход Г)-григгерд 3 пер ВыЙ выхоД к 03 лпдратора чдс Готьподключен нд первь:Й вход энегенз И 10, НД ВТОРОИ ВХОД 3(ОТОРО 0 ГОДК 330 ЕН ЧЕРЕЭ ш и ну у и рз ел е 113(3 УГ Оа Вл я 10 ци Й в ы ход и рО Цессорз, ВыхоД элемента 30 подключен 3 д рмой Вход ГС 8-три гор;3 12, элем(,нт ИЛИ 13, зле(ет И1. второй Я 8-тригг(р 15, и ричем инверсный выход гриерш 12 подклк)- чен нз вход блока 13, выход которого подключен 1 а гервыЙ вход элементИЛИ ",3 и через шину упр;внеил нд хог прерь- эдния 1 ГГ 2 ПГоцесо 3;3, црмой выход триггера 12 цодклочен ;.3 рдзрешдовий вхОД Рерво О кдднеймерд 113 цд цр лОЙ вход 1 риггерз 3, црялОЙ Г 1 хОД т ри Г.рз 3 поДключен нз рззрешзю 3 ий ход РЗ тдЙ- мера 1, 3 иииерсныи Выход подключен нз 11 нформзЦионньи вход триГерз 3 и 31 з ВХОД блока 15 укорочения импульгов, Выход с когорого через злелент ИЛИ 25 подключен нд инверсный вход Второо Я, триггера 5 и через шину упрдвгОни 1 ид вход црерызния 11 Х 1 Т 1 процессора, второи Выход компардгора частоты цодклочен нз второй вход элемента 14, а 3 а В)орой вход элемента 16 подклочен через азину уцрдвге 313 упрзвляоеций выход процессора выход злелег(д И 16 подклОчен д прямпи вход триггера 15, и;)ямои ВыхОД ) риГГерэ 15 годклкен нЛ информационный Вход триггера 7, через шину управления линия общего сброса подключена нд Второи вход злелента ИЛИ 13 и на первый вход элемент;3 АЛИ 11, выод эгемента 14 подкгючен на инвсрсный вход триггера 3, элемент И 16. григгер Шмитта 17, злеленты И 18 и 19 второй триггер Шмиттз 20, элемент И 21 элемент ИЛИ 22, Элемент ИЛИ 23, двд злеметд НЕ 24, 25, выход В 1 тайглера через элел(ент НГ 21 под кночен нд второй вход элемента И 115, выход 10 15 20 25 30 35 41 Г 50 55 которого подключен на вход триггера 19, Выход которого подклк)чен 1 а первый вход элемента И 138, на второй Вход подключен выход В 2 таймера 1, выход элемента И 18 подключен нэ второй вход элемента ИЛИ 22, на первый вход элемента И 19 подключен через элемент НЕ 25 выход ВЗ таймера 1, д на второи вход-выход В 2 таймера 1, выход элемента И 19 подключен на вход триггера 19, выход которого подключен на первый вход элемента И 21, выход элемента 21 подклочен на гервый вход элемента ИЛИ 22, Выход которого подключен на второй вход элемента ИЛИ 11, выход злелента 11 подключен 3 а инверсныЙ вход первого Р(5-(ригге 1)е 12, нд входы триггеров 17 и 20 цодклочены конденсаторы С 1, С 2, а на вход инверторд 6 резистор В 1, линия общего сброса подключена на входы элементов ИЛИ 11, 11 25 с вы;(адов которых соединена с ие 3)рсц 3,ми Входами триггероеэ 3, 12 и 17,Устройство работает следующим обра- ЗОМ,1 и Бклочении питаия 10 линии "СОрос" 3 оступает сигнал общего сброса, коарыи ерез элемента ИЛИ 1, 14 и 25 переводит триггеры 3, 12 и 17 В исходное сос)ояние, Из цдл 3 ти программ в счетчик Второго к;33;л;3 зз руждется коэффициент деления тгк)одой частоты для формирова. ния эталонной чд(:готы. В счетчик первоо и тре) ьего кдналов зд ружается одна и га )ке веги инз, равная количеству иелпуньсов - 1,;31, Б одном случае эз величина будет использована для расчета чдсоты при измерении Высоких частот. при измерении низких часто будет использоваться только гратий канал, и данЗя величина будет являться точкои отсчета импульсов. На второй вход компзрдторд з )От 4 подается опорде частота Р,;н.Г 1 ри измерении высоОЙ асоты 1 ЕхЕ ИЗ ПЕРВОМ ВЫХОДЕ КОМПаратОра частоты 4 будет гог(ческая "1". При запуске устройства изл(ерени импульсный сигнал "Упр" поступает д элемент И 10, который цри наличии нз первом входе элемента 10 логической "1" проходит на прямой вход триггера 12 и взводит его Логическая "1" с прямого выхода поступает на Вход разрешения счета Р 1 первого счетчика таймера 1 и одновременно взводит триггер 3, логическая "1" с прямого выхода которого поступает на вход разрешения счета РЗ третьего счетчика - таймера, В этом случае счетчики первого и третьего каналов счетики обратные) начинают одновременно считать им- ПУЛЬСЫ ЭтаЛОННОй ЧаСГОтЫ, ПОСТУПДОЩЕй С выхода счетчика Второго канала. и измеряе 1824592мой частоты, поступающей на первый счетчик с формирователя импульса.При достижении, например, числом в счетчике третьего канала таймера 1 значения йд, т,е. счетчик станет равен нулю, на 5 выходе ВЗ третьего канала появится соответствующий сигнал, который одновременно с последним учтенным импульсом эталонной частоты через элемент И 19 устанавливает в единицу состояние триггер 10 Шмитта 20, который удерживается в единичном состоянии некоторое время эа счет конденсатора С 1, Появившийся после этого на втором входе элемента И 21 импульс неизвестной (меньшей) частоты поступает 15 на вход счетчика первого канала и через элемент И 21, элемент ИЛИ 24 и элемент ИЛИ 11 устанавливает в нулевое состояние триггер 12, сигнал с инверсного выхода которого через элемент ИЛИ 13 сбрасывает 20 триггер 3 и поступает на вход прерывания процессора 1 МТ 2. В результате опрокидывания триггеров 3 и 12 на их прямых выходах будет логический "0", который запретит подсчет импульсов счетчиками первого и 25 третьего каналов,Если большей, чем эталонная, окажется измеряемая частота, то первым выработает сигнал с выхода В 1 первыи канал таймера 1, который переключит триггер 17 в единич ное состояние и с появлением на входе элемента И 18 импульса этало ной частоты данный сигнал пройдет через элемент ИЛИ 22, элемент ИЛИ 11 и установит триггер 12 в нулевое состояние. Далее схема работает 35 по вышеописанному алгоритму.Процессор по сигналу прерывания 114 Т 2 отсчитывает зафиксированные числа со счетчиков первого и третьего каналов таймера 1 и вычисляет результат измерения 40 по алгоритму, приведенному в формулах (1)м г 41Гх = Гэ 11 -- , Тх =й45где Г - измеряемая частота.Тх - период измеряемой частоты,М 1 - зафиксированное число импульсовэталонной частоты,М 2 - зафиксированное число импульсов 50измеряемой частоты.При снижении входной частоты Гх менее опорной Г,(Г,Г) компаратор частоты 4 переключится и логическая "1"появится на втором выходе. В этом случае 55управляющий импульс "Упр" поступает через элемент И 16 на прямой вход триггера17, единичный потенциал с прямого выходатриггера 17 поступает на информационный вход триггера 7. При поступлении на счетный вход триггера 7 импульса измеряемой частоты последний взведет триггер 7 в единичное состояние, высокий потенциал с прямого выхода разрешит пропуск импульса измеряемой частоты через элемент И- НЕ 8 и далее через элемент И- НЕ 9, который будет открыт высоким сигналом с выхода компаратора частоты 4, импульс поступив на счетный вход триггера 3 заведет его в единичное состояние, логическая "1",поступив на разрешающий вход РЗ таймера 1, дает разрешение на подсчет числа импульсов эталонной частоты. При прохождении полного периода измеряемой часто 1 Ь, триггер 3 вернется в исходное состояние и запретит подсчет импульсов эталонной частоты, а высокий потенциал с инверсного выхода поступает на блок 15 укорочения импульса, с выхода которого импульс поступает на вход прерывания процессора 1 ЙТ 1, а также через элемент ИЛИ 23 сбрасывает в исходное состояние триггер 7 и далее нулевой сигнал на информационном входе триггера 17 перепишется следующим импульсом измеряемой частоты на прямой выход трипера 7, который запретит пропуск импульсов на счетный вход триггера 3.Процессор по сигналу прерывания 1 МТ 1 считывает число со счетчика третьего канала таймера 1 и вычисляет по алгоритму, приведенному ниже, фактическое числоимпульсов за период измеряемой частоты (2) и результата измерения частоты (3)141 Ихзл Итак(2)где 14 ххл заданное исло, записанное в счетчик перед измерением,Мк текущее число в конце измерения,И фактическое зафиксированное число импульсов эталоннои частоты.Гх- " -Мф(3)Таким образом, устройство позволяет обрабатывать информацию, поступающую с частотных датчиков, имеющих широкий диапазон выходных частотных сигналов от низких до частот больших, чем эталонная частота. В том и другом случае время обработки будет минимальным с сохранением заданной точности.Формула изобретенияУстройство для измерения частоты и периода, содержащее три триггера пять элементов И, формирователь импульсов, первый элемент, ИЛИ, трехканальный тай 1824592мер, тактовый генератор, причем выход первого элемента И соединен с единичным входом первого триггера, выход формирователя импульсов соединен с первым входом второго элемента И, выход которого соединен с единичным входом второго триггера, прямой выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, первый вход которого соединен с прямым выходом третьего триггера, единичный вход которого соединен с выходом четвертого элемента И, выход пятого элемента И соединен с вторым входом первого элемента ИЛИ, вход измеряемой частоты устройства соединен с входом первого формирователя импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит компаратор, три триггера, два элемента И-НЕ, три элемента НЕ, три элемента ИЛИ, шестой элемент И, причем выход первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ, второй вход которого обьединен с первым входом третьего элемента ИЛИ и подключен к входу начальной установки устройства, второй вход третьего элемента ИЛИ соединен с инверсным выходом первого триггера, выход третьего элемента ИЛИ и инверсный выход четвертого триггера соединены соответственно с входом сброса и информационным входом четвертого триггера. синхровход и единичный вход которого соединены соответственно с выходом первого элемента И - НЕ и прямым выходом первого триггера, выход первого формирователя импульсов соединен с первым входом второго элемента И-НЕ и первым входом компаратора, второй вход которого соединен с входом опорной частоты устроиства, прямой выход пятого триггера соединен с вторым входом второго элемента И - НЕ, аыход которого соединен с входами первого элемента И - НЕ, выход четвертого .элемента ИЛИ соединен с входом сброса третьего триггера, единичный вход которого соединен с выхо 5 10 15 20 25 30 35 40 45 дом шестого элемента И, первый вход которого соединен с первым выходом компара. тора, второй выход которого соединен с первым входом первого элемента И, второй вход которого соединен с вторым входом шестого элемента И и подключен к входу задания режима устройства, прямой выход третьего триггера соединен с информационным входом пятого триггера, синхровход которого соединен через первый элемент НЕ с шиной нулевого потенциала устройства, входы четвертого элемента ИЛИ соединены с входом начальной установки устройства и инверсным выходом четвертою триггера, выход первого формирователя импульсов и прямой выход первого триггера соединены соответственно со счетным входом и входом разрешения первого канала трехканального таймера, выход эталонной частоты которого через второй элемент НЕ соединен с вторым входом второго элемента И, выход тактового генератора и вход питания устройства соединены со счетным входом и входом разрешения второго трехканального канала таймера, выход эталоннои частоты которого соединен с вторыми входами третьего и четвертого элементов И, первый вход четвертого элемента И иерез третий элемент НЕ соединен с выходом эталонной частоты третьего канала трехканального таймера, вход разрешения и счетный вход которого соединены соответственно с прямым выходом четвертого триггера и выходом эталонной частоты второго канала трехканального таймера, выход второго элемента ИЛИ соединен с нулевым входом первого триггера, выход первого формирователя импульсов соединен с вторым входом пятого элемента И, группы выходов трехканального таймера являются группами информационных и управляющих выходов устройства, инверсные выходы первого и четвертого триггеров являются управляющими выходами устройства, вход первого элемента НЕ подключен к шине нулевого потенциала устройства, единичный и нулевой входы пятого триггера подключены к шине нулевого потенциала устройства,1824592 тавитель И, Сафроноваред М.Моргентал Корректор И, Муск едакт оизводственно-издательский комбинат "Патент", г,Ужгород, ул.Гагарина Заказ 2224 Тираж ВНИИПИ Государственного комите 113035, МоскваПодписноепо изобретениям и открытиям при ГКНТ СССР