Устройство для измерения времени установления цифроаналоговых преобразователей

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 82 О 4 03 М 1 ГОСУДАРСТВЕН ЮЕ ПАТЕНТНВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ч4г ИСАНИЕ ИЗОБРЕТЕНИ ЛЬСТ СВИД ВТОРСКО(71) Пензенское производственное объединение "Завод им. Фрунзе"(56) Авторское свидетельство СССРМ 790298, кл. Н 03 М 1/10. 1980,Авторское свидетельство СССРМ 1223366, кл, Н 03 М 1/10, 1986,(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦИФРОАНАЛО.ГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ(57) Изобретение относится к измерительной технике, может быть использовано дляизмерения и допускового контроля времениустановления цифроаналоговых преобразо. вателей (ЦАП) и позволяет расширить функциональные возможности путемдополнительной способности измерениядинамического параметра от результатавоздействия любой сменяемой преобразуемой информации. Задатчик 1 кода задает диапазон измерения, а источники 22 и 23 напряжения, УВХ 31 и резисторы 16 - 21 задают зоны установившихся значений напряжения с выхода контролируемого ЦАП 39, Блок 2 элементов И, цифровой компаратор 5, генератор 3 импульсов, реверсивный счетчик 4, триггер 7 обеспечивают динамический режим работы контролируемого ЦАП 39. Элементы И 8 и 9, счетчик 10, цифровой компаратор 6 определяют момент съема ин. формации с компараторов 11 и 12 напряжения. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 13 элемент задержки 33, элемент И 34, первый 8-триггер 32 формируют окончание процесса измерения. Задатчики кода 24 и 25, блоки элементов И 26 и 27, элемент ИЛИ 29 обеспечивают измерение времени установления ЦАП 39 при его переключении с большего преобразуемого кода на меньший и наоборот. Второй ВЗ-триггер 36, элемент И 35, резистор 37 и конденсатор 38 обеспечивают работу устройства после смены кодов задатчиков, обеспечивающих режим испытания ЦАП 39. 2 ил.выход которого соединен с входом"Вычитание" реверсивного счетчика 4 и с вторым входом второго элемента Р 9, выход первого элемента И 8 соединен со счетным входом счетчика 10, первый вход - со счетным входом триггера 7 и с выходом первого цифрового компаратора 5, второй вход которого соединен с выходом реверсивного счетчика 4 и с первым входом второго цифрового 10 компаратора 6, второй вход которого соединен с выходом счетчика 10, а выход - с первым входом второго элемента И 9, Вход обнуления реверсивного счетчика 4 подключен к входу В-обнуления триггера 36, пря мой вход которого через резистор 37соединен со своим инверсным выходом и через конденсатор 38 с нулевой шиной, а прямой выход подключен к первому входу элемента И 35, второй вход которого соеди нен с выходом элемента И 9, а выход подключен к стробирующим входам компараторов 11 и 12, выходы которых подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 13, выход генератора 3 25 импульсов подключен к счетному входу реверсивного счетчика 4. Инверсный выход устройства 31 выборки и хранения подсоединен к второму 17 и четвертому 19 резисторам В, управляющий вход через 30 одновибратор 30 соединен с выходрм элемента 2 И-ИЛИ 28, а вход аналогового сигна- .ла подключен к входной клемме и к первому 16 и третьему 18 резисторам В, вторые вы-воды которых соединены с вторыми вывода ми второго 17 и четвертого 19 резисторов В,спервыми выводами компараторов 11 и 12 напряжения и через резисторы В 20 - 21 с противоположными полюсами первого и второго источников 22 и 23 опорного напря жения, другие полюсы которых подключенык общей шине и другим входам компараторов 11 и,12 напряжения, причем вторая управляющая клемма 15 соединена с вторым прямым и четвертым инверсным входами 50 55. чен к выходной шине устройства, а первый Изобретение относится к измерительной технике и может быть использовано дляизмерения и допускового контроля времениустановления цифроаналоговых преобразователей (ЦАП).Целью изобретения является расширение функциональных возможностей путемобеспечения способности устройства измерять время установления при смене любыхпреобразуемых кодовых комбинаций,На фиг,1 изображена функциональнаясхема устройства; на фиг.2 - эпюры напря.жений на выходах соответствующих узлов иблоков функциональной схемы. Временныедиаграммы Оз, О 7, О 9; Оз 9, О 14, Озб - напря жения на выходах элементов функциональной схемы: генератора 3 импульсов,триггера 7, второго элемейта И 9, на выходеиспытуемого ЦАП 39, первой управляющейклеммы 14, ВЯ-триггера 36;О 1, О 4; О 1 -Оа - эквивалентные опорные напряжения, устанавливающие границы зон вхождения сигнала испытуемогоЦАП при его динамических испытаниях;Тьер - период, пропорциональный кодузадатчика 1 кодов;О, т 2 - интервалы времени разрешения. для компараторов 11 и 12 напряжения,Устройство содержит задатчик 1 кода,являющийся по существу задатчиком периода переключения испытуемого ЦАП задатчик диапазона измерения, которыйпозволяет программно изменять периодвоздействия входного сигнала на испытуемый ЦАП), блок 2 элементов И,тенератор 3импульсов, реверсивный счетчик 4, цифровые компараторы 5 и б, триггер 7, элементыИ 8 и 9, счетчик 10, стробируемые компараторы 11 и 12 напряжения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-.НЕ 13, управляющиеклеммы 14 и 15, резисторы В 16-19, резисторы Вп 20-21, источники 22 и 23 опорногонапряжения, задатчики 24 и 25 кода, блоки26 и 27 элементов И, элемент 2 И-ИЛИ 28,элемент ИЛИ 29, одновибратор 30, устройство 31 выборки и хранения УВХ), ВЯ-триггер 32, элемент 33 задержки, элементы И 34и 35, ВЯ-триггер 36, резистор 37, конденсатор 38, испытуемый ЦАП 39,Первая управляющая клемма 14 подключена к входу В-обнуления реверсивногосчетчика 4, входу 5 триггера 7, входу В-обнуления счетчика 10, выходная шина первого зэдатчика 1 кодов подключена к первомувходу. блока элементсв.И, выход которогоподсоединен к первому входу первого цифрового компаратора 5, а второй управляющий вход соединен с входом"Суммирование" реверсивного счетчика 4 ис прямым выходом триггера 7, инверсный элемента 2 И-ИЛИ 28, первый вход которого соединен с управляющим входом второго блока элементов И 26 и с прямым выходом триггера 7, инверсный выход которого соединен с третьим входом элемента 2 И-ИЛИ 28 и управляющим входом третьего блока элементов И 27, информационный вход которого соединен с выходом третьего задатчика 25 кодов, выход - с вторым входом элемента ИЛИ 29, выход которого подклювход соединен с выходом второго блока элементов И 26, информационный вход которого соединен с выходом второго задатчикэ 24 кодов, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 13 соединен с первым входомтретьего элемента И 34. второй вход которого через элемент 33 задержки соединен с входами стробирования компараторов 11 и 12 напряжения, выход же подключен к 8- входу ВЯ-триггера 32, В-вход которого соединен с первой управляющей клеммой 14, а инверсный выход- с вторым входом первого элемента.Устройство работает следующим образом.При поступлении управляющего импульса Ост (стартовый сигнал) на первую управляющую клемму 14 триггер 7 устанавливается в единичное состояние, обнуляется реверсивный счетчик 4 и счетчик 10, устанавливается в нулевое состояние ВЗ-триггер 32. Одновременно импульс Ост поступает на В-вход ВЯ-триггера 36, устанавливая его в нулевое состояние, которое будет поддерживаться до тех пор, пока не зарядится конденсатор 38 через резистор 37. Сформированный на выходе ВЗ-триггера 36 импульс длительностью Тстудерживает в закрытом состоянии элемент И 35.Триггер 7; устанавливаясь в единичное состояние, разрешает прохождение импульсов генератора 3 импульсов на суммирование реверсивного счетчика 4. Одновременно приходит сигнал разрешения на первый блок 2 элементов И, который пропускает при этом кодовую комбинацию с выхода первого эадатчика 1 кодов на первый вход цифрового компаратора 5.При достижении на выходе реверсивного счетчика 4 кодовой комбинации; эквивалентной той, которая поступает на первый вход цифрового компаратора 5, на выходе появляется импульс, который перебрасывает триггер 7 в противоположное состояние и проходит через элемент И 8 на счетный вход счетчика 10, записывая в его памяти единицу. Далее реверсивный счетчик 4 работает на вычитание, блок 2 элементов И не пропускает кодовой комбинации с выхода первого задатчика 1 кодов, поэтому на первом входе цифрового компаратора 5 присутствует нулевой код, предопределяя таким образом появление на выходе цифрового компаратора 5 второго импульса пря достижении на выходе реверсивногосчетчика 4 нулевой кодовой комбинации. Но перед этим срабатывает цифровой компаратор 6, сигнал с которого появится раньше, чем на выходе цифрового компаратора 5 на длительность, равную периоду импульсов задающего генератора 3, Через интервал времени,Тс с начала запуска этот сигнал придет через второй элемент И 9 и через элемент И 35 на стробируемые входы компараторов 11 и 12 напряжения, осуществляятем самым опрос их состояния. Ина, и времени Тст. на который после начала з-; .уска закрыт элемент И 35, необходим для обеспечения запоминания установивши:гт, ся уровня сигнала испытуемого ЦАП пер;ед началом его компарирования. В свою очередь компараторы 11 и 12 напряжения в момент прихода "строб"-импульса будут находиться в определенном состоянии, Если,паратор 12- в нулевом. При этом с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 13 будет сниматься логический "0". При этом и;- пульс напряжения не пройдет через логический элемент И 34 ва Я-вход ВЯ-триггера 32, который останется при этом в нулевом состоянии. На фиг.2 Тл - длительность периода поступления импульсов напряжения с выхода цифрового компаратора 5, в свою очередь это половина периода работы 20 триггера 7; 11-т 2 - интервалы времени стробирования компараторов 11 и 12.. Пороговые зоны 01 - 02 и т.д, формируются благодаря элементу 2 И-ИЛИ 28, сдновибратору 30, устройству 31 выборк. и 30 хранения 1, резисторам 16-21 и опор;,.л элементам 22 и 23. Синхронно с привязкой к фронту сигнала с выхода триггера 7 происходит опрос испытуемого ЦАП 39 устпоэством УВХ 31, так что контроль времени установления на "спаде" и на "фронте" зависят от уровня логического сигнала на. клемме 15, Пря этом одновибратор 30 позволяет записывать в УВХ установившийся на выходе ЦАП 39 процесс.40 Токовая схема суммирования на элементах 16-17, 20 и 18-19, 21 позволит с высокой точностью и простотой органи;. -., - вать опорйую зону 01 02, Оз - 04 и т.д, При этом сопротивления резисторов 16 - 19 выбираются одинакового номинала, а сопостивление резисторовйл 20 и 21 выбираю ся в зависимости от значения напряжения опорных источников 22 и 23 из соотношения 50 В 22,23- (в + 1 ) О твх ци: где Вл - подстроечного типа; п 1 - число разрядов ЦАП 39, На графике Оз 9 (фиг,21 штриховыми линиями Озэ, 039 изображены динамические процессы на выходе кс-.эту"емого ЦАП 39 при различных кодах, снимаемых с выходов второго и треть":гозадатчиков 24 и 25 кодов. 10 например, сигнал, снимаемый с выхода испытуемого ЦАП 35, находитс 1 я внчтаи опорной зоны 01, Оъ Оз, 04, О 1, 02 и т,д,. см,фиг.2., эпЮра 35), то компаратор 17 будетнаходиться в единичном состоянии, а кпм 1820482Следующий опрос компараторов 11 и 12 напряжения произойдет на интервале времени 12 (см,фиг,2).Так как с каждым последующим опросом компараторов 11 и 12 напряжения растет число в счетчике 10 ипульсо, то естественно происходит и сдвиг стробирующего импульса в начало переходного процесса, В тот момент, когда напряжение на выходе испытуемого ЦАП 39 (см,фиг.2, Озя)выйдет из опорной зоны О 1-02, состояниекомпараторовстанет либо "О" - "О", либо "1" ; "1", где "0" - логический ноль"1" - логическая единица,При этом на Я-вход триггера 32 пройдетимпульс напряжения и установит его в единичное состояние, Триггер 32 при этом выдаст на второй вход первого элемента И 8 сигнал, запрещающий дальнейшее поохождение в счетчик 10 импульсов. В счетчике 10останется кодовая комбинация И 2. Элемент 33 задержки, элемент И 34 и ВЯ-триггер 32повышают надежность в работе устройства, позволяя исключить влияние переходов изодного состояния в другое на результат измеренияРезультирующее значение времени установления подсчитывается следующим образомкруст =(И 1 - М 2) Тгде й 1- код на выходе задатчика 1 кодов;М 2 - код, установленный в счетчике 10; Т - период импульсов задающего генератора 3,Таким образом, предложенное устройство обладает в сравнении с прототипом сравнительной простотой и более широкими функциональными воэможностями присохранении точности измерения.Формула изобретения устройство для измерения времени установления цифроаналоговых преобразователей, содержащее последовательносоединенные первый задатчик кода, первый блок элементов И, первый цифровой компаратор, вторые входы которого объединены с соответствующими первыми входами второго цифрового компаратора и подключенык соответствующим выходам реверсивного счетчика, первый вход которого соединен с выходом генератора импульсов, вход объединен с управляющим входом первого блока элементов И и подключен к прямомувыходу счетного триггера, вход установки в"1" которого объединен с третьим входом реверсивного счетчика, входом установки в"О" счетчика и является шиной "Пуск", а счетный вход объединен с первым входом10 20 30 40 50 первого элемента И и подключен к выходу первого цифрового компаратора. выход второго цифрового компаратора соединен с первым входом второго элемента И, а вторые входы соединены с соответствующими выходами счетчика, счетный вход которого соединен с выходом первого элемента И, два компаратора напряжения, два источни-.ка опорного напряжения и элемент ИСКЛ ЮЧАЮЩЕЕ ИЛИ,отличающееся тем, что, с целью расширения области применения, в него введены четыре преобразователя напряжение-ток, каждый из которых выпоИнен из резистора, два токозадающих 5 элемента, каждый из которых выполнен нарезисторе, два ВЯ-триггера, элемент обратной связи, выполненный на резисторе, накапливающий элемент, выполненный на конденсаторе, два задатчика кода, два блока элементов И, элемент 2 И-ИЛИ, два элемента И, элемент задержки, одновибратор, блок элементов ИЛИ и устройство выборки и хранения, инверсный выход которого соединен с первыми выводами первого и вто рого резисторов, второй вывод последнегосоединен с первыми выводами третьего и четвертого резисторов и подключен к первому входу первого компаратора напряжения, второй вход которого и первый вход второго компаратора напряжения являются шиной нулевого потенциала, стробирующие входы первого и второго компараторов напряжения объединены с входом элемента задержки и подключены к выходу третьего 5 элемента И, первый вход которого соединена с выходом второго элемента И, а второй вход с прямым выходом первого ВЯ-триггера, инверсный выход которого через первый резистор соединен с входом установки в "1" первого ВЯ-триггера и первым выводом конденсатора, второй вывод которого является шиной нулевого потенциала, а вход установки в "0" первого ВЯ-триггера является шиной "Пуск", причем четвертый вход 5 реверсивного счетчика объединен с вторымвходом второго элемента И, первым входом элемента 2 И-ИЛИ, управляющим входом второго, блока элементов И и подключен к инверсному выходу счетного триггера, прямой вход которого соединен с управляющим входом третьего блока элементов И и вторым входом элемента 2 И-ИЛИ, третий и четвертый входы которого являются управляющей шиной, а выход через одно вибратор соединен с управляющим входомустройства выборки и хранения, информационный вход которого соединен с первым выводом шестого резистора, вторым выводом третьего регистра и является входной шиной, а второй вывод шестого резистора10 1820482 и; и,Составитель Г. ВласовТехред М.Моргентал рректор Н. едактор каз 2036 Тираж Подпи ВНИИПИ Государственного комитета по изобретениям иотк 113035, Москва, Ж-ЗЬ, Рауаская наб., 4, ул,Гага енно-издательский комбинат "Патент", г, У Произ обьединен с вторым выводом первого резистора, первым выводом седьмого резистора и подключен к второму входу второго компаратора напряжения, выход которого и вы- . ход первого компаратора напряжения 5 соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом элемента 10 задержки, а выход с 8-входом второго ЙЗ- триггера, Р-вход которого является шиной"Пуск", а инверсный выход соединен с вторым входом первого элемента И, при этом входы второго и третьего блоков элементой И соединены соответственно с соответствующими выходами второго и третьего задатчиков кодов, а выходы соединены с соответствующими первыми и вторыми входами блока элементов ИЛИ, выходы которого являются выходной шиной, а выходы первого и второго источников опорного напряжения соединены с вторыми выводами четвертого и седьмого резисторов соответственно.