Преобразователь постоянного напряжения

(5 цз Н 02 М 7/538 ИСАНИЕ ИЗОБРЕТЕНИЯ ИДЕТЕЛ ЬСТ М 44отехнический институт иственное объединение тнев, В,В ни 8.8)идетельство СССР02 М 71537, 1984.В 4095128,ВАТЕЛЬ ПОСТОЯННОГ относится к электротехнииспользовано в системах ропитания. Цель изобретенадежности путем обеспеанзисторов от выхода из новении неисправностей в перегрузках. Параллельно ОСУДАР СТВ Е ННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(57) Изобретениеке и может бытьвторичного электния - повышениечения защиты трстроя при возниксхеме и токовых транзисторам 4 и 5 включены информационно-согласующие элементы 21 и 22, выходы которых соединены с входами двухвходового логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20 и с первыми входами 10, 15 четырехвходовых логических элементов И 6 и 11. Генератор 16 тактовых импульсов парафазными выходами соединен с вторыми входами 7, 12 четырехвходовых логических элементов И 6 и 11, Перекрестные связи между логическими элементами И 6 и 11 и информационно-согласующими элементами 21 и 22 обеспечивают задержку включения одного транзистора 4 (5) до момента полного выключения другого транзистора 5 (4). При перегрузках и входе транзистора в линейный режим вследствие роста напряжения на входе информационно-согласующего элемента 21 (22) происходит запирание обоих транзисторов с помощью двухвходоваго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20. 4 3. и. ф-лы, 4 ил.Изобретение относится к электротехнике и может быть испальзовгна в системахвторичного электропитания,Цель изобретения - повышение надежности путем обеспечения защиты транзистарое,от выхода из строя привозникновении неисправностей и таковыхперегрузках,На фиг. 1 представпена принципиальная схема предложенного инвертора; на 10фиг, 2 - схемы информационно-согласукщих элементов; на фиг. 3 схема замещениявыходной исполнительной цепи узла защиты; на фиг, 4 - временные диаграммы работы элементов и узлов преобразователя, 15Преобразователь содержит трансфо." -матор 1 с выодной Обмоткой 2 и двуяОдинаковыми половинами перВичной Обмотки,3 и два транзисторных ключа 4 и 5,вкгноченных по известной двухтактной схеме СО средней точкой, управляющие входытранзисторов 4 и 5 подключены соответстВенно к выходам логических элементов И би 11 с четырьмя входами 7 - 10 и входами 12- 15 соответственно, Входы 7 и 12 подключены к противофазкым выходам генераторатак.говых импульсов 16. Входы 8, 13 и 9, 14попарно обьединены и подключены к выводам конденсатора 17, Точка соединенияВХОДОВ 8 и 13 с ОДним иэ вывОДОВ кОНДенсатара 17 соединена с выходом генератора 18команды включения, К точке соединенияВходов 9 и 14 и другого Вывода конденсатора 17 подключен резистор 19, своим другимконцом соединенный с выходом логическаГо элемента 20 типа ИСКЛЮЧАЮЩЕЕ ИЛИс двумя Входами, подключенными к Входам10 и 15, а также к выходам двух информационно-согласующих элементов 21 и 22.ИнФормационно-согласующие элементь; 21 и 22 могут быть выполнены, например,В Виде эмиттерного повторителя напряжен;: (Фиг. За), либо в виде неинвертирующеГО 1;силителя напряжения пОстОяннОГО така(фиг, Зб), либо в виде компаратара напряжения или триггера Шмитта,Вход элементов 21 и 22 подключен параллельно транзисторным кгючам 4 и 5.Г 1 редлагаемый преобразователь работает следующим образом, 50При подаче питающего напряжения навыводы 23 и 24 и отсутствии команды включения в виде потенциального уровня "1" наВыходе генератора 18 выходные сигналыэлементов б и 11 определя 5 отся потенциалом "0", поэтому ключи 4 и 5 заперты инапряжения на их коллекторах равны напряжению источника питания +Еп. В указаннОм состоянии Выхсдные сиГналыэлементов 21 и 22 соответствуют уровню"1", и, следовательно, выходной сигнал логического элемента 20 является потенциальным уровнем "О".Конденсатор 17 в этом состоянии разрякен, так как потенциалы обеих его выводов одинаковы и равны потенциалам "0".Командой на включение преобразователя является генерация единичного уровня на выходе генератора 18 (момент така. На диаграмме фиг, 4), В момент включения (потенциалы точки соединения входов 8 и 13 и точки соединения входов 9 и 14 скачкообразно увеличиваются до уровня Е, превышающего минимальный уровень "1". Так как в любой момент времени лишь на одном из входов 7 или 12 присутствует единичный уровень с одного из противофазных выходов генератора 16, например на входе 7 (фиг, 4), то выходной сигнал соответствующего элемента 6 В момент включения оказывается единичным, что, в свою очередь, приводит к отпиранию связаннОГО с ключом 4. Отпирани.; ключа в силу ега инерционности происходит в течение некоторого интервала времени тф (фиг, 4), Напряжение коллектора ключа 4.уменьшается до малого значения напряжения насыщения (Окнас), а напряжение коллектора запертого в это время ключа 5 увеличивается до значения 2 ЕЯ" Окнас (фиг, 4),Так как выходной синал элемента 21 соо 1 ветствует уровню "О" лишь при напряжении на коллекторе открывающегося в течение тф ключа 4 меньшем значения Ок 4 . 1,3 - 1,6 В (в случае использования в качестве элемента 21 простого эмиттерного повторителя), то практически можно считать, что нулевой уровень на выходе элемента 21 появляется в момент вавка + тф на диаграмме фиг, 4. Следовательно единичный уровень на выходе логического элемента 20 появляется лишь только в момент такл. + тф, Это обусловливает возникновение переходного процесса заряда конденсатора 17 и нарастания напряжения 09,14 в точке соединения входов 9 и 14 (схема фиг. 3),Запуск схемы происходит лищь в том случае, когда напряжение на входах 9 и 14 соответствует единичному уровню логического сигнала, т, е, не киже уровня +2,0 В при использовании стандартных микросхем.Таким образом, постоянная времени цепи заряда конденсатора 17 должна быть выбрана так, чтобы О 9,14(тф)2,0 В, Если указанное условие соблюдается, то в момент свкл+ тф (фиг. 4) на выходе логического элемента 20 появляется единичный уровень, повышающий напряжение 09,14(1) в те чение некоторого интервала времени до уровня Е"1",В дальнейшем при каждой смене фазы тактовых управляющих импульсов на входах 7 и 12 моменты т 1, 12 ъ фиг. 4 определяют начало процессов переключения ключей. Если, например, на входе 7 до момента т 1 был единичный уровень, а ка входе 12 - нулевой уровень, то в момент 11 ситуация меняется на противоположную и ка выходе элемента 6 едмничкый уровень меняется на нулевой и ключ 4 начинает запираться, Если транзистор 4 в Открытом состоянии насыщек, то в момент 11 начинается процесс рассасывания избыточного заряда в его базе и, следовательно, его запиракие НаЧНЕтСЯ В МОМЕНТ т 1 + трас (фИГ. 4), ТаК КаК в процессе рассасывания избыточного заряда в базе капряжение коллектора выходного транзистора СТК 4 остается на низком уровне, мало отличающемся от уровня Окнас. тО урОВЕНЬ ВЫХОдкоГО СИГНапа ЭЛЕ- мента 21 в течение интервала рас Остается нулевым и, следовательно, несмотря ка единичный уровень сигнала на входе 12 выходной сигнал элемента 11 также остается нулевым и отпирания ключа 5 не происходит, Таким образом осуществляется автоматическая задержка отпирающего сигнала ка входе ключа 4, что исключает одновременное нахождение ключей 4 и 5 во включенном состоянии, приводящем к протеканию крайне нежелательных сквозных токов, В процессе запирания ключа 4 напряжение на его коллекторе увеличивается в течение интервала времени тс (фиг, 4) до величины 2 Е- Окнас, ИЗ-За ДОСТЭТОЧНО ВЫСОКОЙ КРутИЗНЫ нарастания напряжения на запирающемся ключе 4 выходной сигнал элемента 21 прак- ТИЧЕСКИ В МОМЕНТ т 1 + трас СтаНОВИтСЯ ЕДИ- ничным, обеспечивая прохождение единичного отпирающегоимпульса на вход ключа 5 с входа 12,Практическая одновременность начала формирования фронта импульса тока отпирающегося ключа и спада импульса тока запирающегося ключа в моменты времени Ъ+ трас приводит к одновременному появлению на выходах элементов 21 и 22 единичных уровней в течение интервалов времени, практически совпадающих с интервалами тф, что обусловливает наличие нулевых пауз на входе логического элемента 20, В этом случае также справедлива эквивалентная схема на фиг. 3 для определения процесса спада напряжения на входах 9 и 14. В моменты времени Ъ+ трас+ тф уровень сигнала на выходе логического элемента 20 снова становится единичным (фиг. 4) и напряжение на входах 9и 14 снова увеличивается, трансформатора и с обьединенными эмит 55 терами транзисторов, содержащий два информационно-согласующих элемента, каждый из которых входом включен параллелька одному из транзисторов, а выходом подключен к первому входу одного из двух 10 152025 30 3540 45 сначала скачкообразно, а затем экспо екциально,Иэ диаграммы ка фиг, 4 ясно, ло если тс1 ф, то постоянная времени спада к; пряжекия О 9,14(1) должна быть выбрана так, чтобы выполнялось условие 09,1 фф)2,0 В с целью исключения неава рий ного вы кл ю .ения преобразователя, В случае тстф, очевидно необходимо выполнение условия О 9,14(Ес)2,0 В.При возникновении неисправностей в схеме преобразователя или в силу каких-либо причин, например перегрузки, выходной транзистор может выйти из режима насыщения, что ведет к резкому увеличению выделяемых в транзисторе мощности потерь,его перегреву и снижению надежности работы, а во многих случаях к быстрому выходу из строя, В предлагаемом преобразователе увеличение напряжения на коллекторе открытого ключа до некоторого заданного аварийного уровня, например, до уровня О, = 2,5- 2.8 В момент ьа ка диаграмме фиг. 4) фиксируется в виде появления единичного уровня на выходе соответствующего элемента 21 или 22, а так как другой из этих элементов, связанный с закрытым в это время ключом, на своем выходе также фиксирует единичный уровень, то выход логического элемента 20 переводится в нулевое состояние, в результате чего начинается спад напряжения О 9,1 ф) на входах 8 и 14. В МОМЕНТ таа+ тз НаПРЯжЕНИЕ Од,14(т) ДОСтИГаЕт уровня 0,8 В и выходные сигналы элементов 6 и 11 оказываются в нулевом состоянии и, соответственно, ранее закрытый ключ 5 остается в закрытом состоянии, а ранее открытый ключ 4 запирается точно также, как и вМОМЕНТЫ РабОЧИХ КОММУтаЦИй тп+ трас ТаКИМ образом, несмотря на наличие разрешающей работы команды "Включено" на выходе генератора 18 преобразователь Оказывается в выключенном состоянии, в котором может находиться неограниченное время, Для возобновления работы преобразователя при условии устранения причин перегрузки или возникших неисправностей необходимо кратковременно снять и вновь подать команду "Включено",Формула изобретения Преобразователь постоякного напряжения, выполненный по схеме со средкей точкой первичной обмотки выходногологических элементов И. выход которого соединен с цепью управления другого транзистора, и генератор тактовых импульсов с парафазными выходами, подключенными к вторым входам логических элементов И, о т л и ч а ю щи й с я тем, что, с целью повышения надежности путем обеспечения защиты транзисторов от выхода из строя при возникновении неисправностей и токовых перегрузках, каждый из логических элементов 1 О И выполнен четырехвходовым, причем третьи входы логических элементов И обьединены и подключены к первому выводу введенного конденсатора и к выходу введенного генератора команды включения, 15 четвертые входы логических элементов И обьединены и подключены к второму выводу конденсатора и через введенный резистор - , к выходу введенного двухвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, каждый 2 О вход которого соединен с первым входом соответствующего логического элемента И.2, Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что информационно-согласующий элемент выполнен в виде усилителя с гальванической связью и с высокоомным входным резистором.3. Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что информационно-согласующий элемент выполнен в виде эмиттерного повторителя с высокоомным входным резистором.4. Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что информационно-согласующий элемент выполнен в виде компаратора.5. Преобразователь по и, 1, о т л и ч а ющ и й с я тем, что информационно-согласующий элемент выполнен в виде триггера Ш митта.69547и Редакто Корректор О, Кравцо аказ 4171 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при 113035, Москва, Ж, Раушская наб., 4/5 оиэводственно-издательский комбинат "Патент", г, Уж.Гагарина Д 18 48 В Составитель В. Моин чолинская Техред М,Моргентал