Способ измерения линейных перемещений и устройство для его осуществления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК П 9) П 70365 А 5 601 В 7/04 ГОСУДАРСТВЕННЫЙ КПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР ИТЕТКРЫТИЯМ ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОР КОМУ ТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1563729, кл, 6 01 В 704, 1988.(54) СПОСОБ ИЗМЕРЕНИЯ ЛИНЕЙНЫХПЕРЕМЕЩЕНИЙ И;УСТРОЙСТВО ДЛЯ ЕГООСУЩЕСТВЛЕНИЯ(57) Изобретение относится к измерительной технике, Цель изобретения - повышение точности за счет уменьшения дрейфануля интегратора в условиях времяимпульсной выдачи данных, В ходе измерений на вход интегратора 8 подается нулевое напряжение с шины "0". Уровень смещения нуля запоминается аналоговым запоминающим блоком 16, сигнал с выхода которого через фазоинверсный усилитель 17 подается на вход интегратора 8, предотвращая интегрирование напряжения смещения. Процесс происходит до поступления импульса с задатчика 12 выдачи данных на вход одновибратора устанавливая на его выходе уровень логической единицы, что обеспечивает повторное интегрирование сигнала с резистивного датчика 1 с учетом дрейфа нуля и определение нового значения, фиксируемого до перемещений счетчиками 13 и 14 в течение работы устройства. 2 с.п.ф-лы, 3 ил.Изобретение относится к измерительной технике, может быть использовано в информационно-измерительных системах и я вляется усовершенствованием изобретения по авт.св, М 1563729.Цель изобретения - повышение точности путем уменьшения дрейфа нуля интегратора в условиях времяимпульсной выдачи данных,На фиг.1 представлена схема устройства, реализующего способ измерения линейных перемещений; на фиг,2 - блок управления, вариант выполнения; на фиг.3 - временные диаграммы работы устройства.Устройство, реализующее способ, содержит реэистивнй датчик 1, блок 2 питания, шины "0" и "А" которого соединены с неподвижными выводами резистивного датчика 1, четыре электронных ключа 3 - 6, аналоговые входы которых соединены соответственно с подвижным выводом резистивного датчика 1 и шинами "В", "С" и "0" блока 2 питания, последовательно соединенные усилитель 7 постоянного тока, вход которого соединен с выходами электронных ключей 3 - 6, интегратор 8, компаратор 9, второй вход которого соединен с шиной "С" блока 2 питания, и блок 10 управления, первые три выхода которого соединены с синхронизирующими входами соответствующих ключей 3 - 5, Устройство содержит нуль-орган 11, входы которого соединены с выходом интегратора 8 и шиной "0" блока 2 питания, а выход - с вторым входом блока 10 управления, соединенный с его третьим входом эадатчик 12 выдачи данных, первый и второй счетчики 13 и 14, счетные входы которых соединены соответственно с четвертым и пятым выходами блока 10 управления, а обнуляющие входы - с шестым выходом блока 10 управления и последовательно соединенные пятый электронный ключ 15, аналоговый вход которого соединен с вторым входом нуль-органа 11, а синхронизирующий вход - с синхронизирующим входом четвертого электронного ключа 6 и седьмым выходом блока 10 управления, аналогово запоминающий блок 16 и фазоинверсный усилитель 17, выход которого соединен с входом интегратора 8.Блока 10 управления может быть выполнен в виде первой схемы 3 ИЛИ 18, первые два входа которой представляют собой первый и второй входы блока 10 управления, второй схемы 3 ИЛИ 19, первый вход которой соединен с первым входом схемы 3 ИЛИ 18, одновибратора 20, вход синхронизации которого представляет собой третий вход блока 10 управления. Блок 10 содер 5 10 15 20 25 30 35 40 45 50 55 жит регистр 21 сдвига, управляющий, синхронизирующий и установочный входы которого соединены соответственно с выходами первой и второй схем 3 ИЛИ 18 и 19 и одновибратора 20. Первые три выхода представляют собой соответствующие выходы блока 10 управления, а четвертый - седьмой выход и соединен с Р-входом одновибратора 20, который может быть выполнен в виде КЯ- триггера, генератора 22, трех схем 2 И 23 - 25, первые входы которых соединены с выходом генератора 22, вторые - с соответствующими выходами регистра 21 сдвига. Выход второй схемы соединен с вторым входом второй схемы 3 ИЛИ 19 и представляет собой четвертый выход блока 10 управления, а выход третьей схемы представляет собой пятый выход блока 10 управления,Блок 10 управления содержит дополнительного счетчика 26, установочный вход которого соединен с выходом одновибратора 20 и представляет собой шестой выход блока 10 управления, счетный вход - с выходом первой схемы 2 И 23, а выход - с третьими входами схем 3 ИЛИ 18 и 19, напряжения через времязадающую цепочку.Спос; о реализуется следующим образом.При включении питания на установочный вход одновибратора 20 подается импульс, устанавливающий на выходе одновибратора 20 напряжение логической единицы, поступающей на установочные входы регистра 21 сдвига и счетчика 26, а через выход - на обнуляющие входы счетчиков 13 и 14.При поступлении логической единицы на установочный вход регистра 21 сдвига на его первом выходе устанавливается логическая единица, а на остальных выходах - логические нули. При поступлении импульсов на обнуляющие входы всех счетчиков 13 и 14 они устанавливаются в состояние, при котором с их выходов снимаются логические нули, Предполагается также, что при включении интегратор 8 устанавливается в нуль, Вследствие наличия на первом выходе регистра 21 логической единицы, которая присутствует также на входе электронного ключа 3, после включения питания напряжение с подвижного вывода резистивного датчика 1 через усилитель 7 поступает на интегратор 8,Под воздействием напряжения, снимаемого с резистивного датчика 1, интегратор 8 заряжается до напряжения Овых (на фиг,3 показаны два напряжения О 1 и О 2, причем диаграмма для О 2 еых показана пунктиром). В укаэанном состоянии электронные ключи4 - 6 и 15 после включения закрыты для прохождения через них напояжений,Логическая единица с первого выхода регистра 21 подается также на вход схемы 2 И 23, на другой вход которой подаются импульсы с частотой Г от генератора 22, Пропущенные через схему 2 И 23 иулпульсы поступают на счетный вход счетчика 26. Таким образом, с началом интегрирования напряжения резистивного датчика 1 начинается и одновременный счет количества импульсов, сгедующих с частотой 1 на вход счетчика 26. Количество импульсов, на которое рассчитан счеучик 26, определяет длительность первого такта интегрированияПосле подсчета определенного количества импульсов нд вьходе счет икд 26 поянляегся логическая едница, котордч через схемы 3 ИЛИ 18 и 3 ИЛИ 19 подде сч нд управлощий вход вход синхронизации регистра 21 обеспечивал тем самым сдвиг логической едигиць с первого ныходд реги сгрд 21 на второй выход. С него логическая единица поддесч нд вход кл;очд 4 и вход схемы 2 И 24, Через схему 2 И 24 ндчндют поступать импульсы с частотой 1 на еунертый выход блока 10 у )рднле ич и далее на счегньй вход сче;),д 13ВНИДУ СМЕЩЕНИЯ УРОЬ,;н 1 ЕС.Ой единицы с пну)нй; о ну н) )р)й нхд )егист рд 21 клю: 3 и схелд 2 И 2) буду закрыт. дпрп ожделч . Нн,о С мс)она - крындн ч кл о д 11 аидетсч разряд и,тегрэ орд 8 от шины "3 полярноь;, о гори ПРГ)ТИНОПО Ожна; ЗМЕРЧЕ;ЛО У ДПРчЧ Е- ню, Разряд интегратора Я длится до нос т у.1 л е н и ч и е р н о Г Г) 1 м и уй ь с дд с 1 .) 111 с моле;тд срабатывания компдрдуорд 9Срдбд;ынание колпдрдторд 9 происк)- дит при равенстве, напряжений подаваемых уд комп Оратор от ши 1 л С и От итегрд)орд 8, В момст рдГесн;1 1 дГ 1 рчжен 1; компдратор 9 н)рдбатындет импульс, коГор 1 и по 1 дь сч нд схелу 3 ИЛИ 8 и д 1 лее нд упрдвлчюнй г, од рсг стра 21. Е резул ггате поступлегич уподьлчоцего и сснхронизирующего сигд,д от счетчика 26 логиче-.кдч единица с нтг,);О выхода регистр;121 сднигдетсч натр и выход Нд этом норой гдкт интегрирования здкднчнаетсч и од пнременно нд идетсч трети ч такт ин. гегриронания, в проце;се кото;)ого через ключ 5 нд нход итегрд)ог)д 8 Г)с)су,ает нд- )рчжение с ных.)дд шиныСблокэ .) питдни и одновременно импульсы с ныхо,:д генератора 22 через схему 2 И 25 и пчгый выход блока 10 управления поступают на счетньй вход Г,четчикд 1 т рй такт осущестнлчетс.- при нд,ичи лсцической единицы нд входе ключа 5 и входе схемы 2 И 24. 5 10 15 20 25 30 35 у 1 г) 1 Г .0 55 По достижении напряжения равного нулю, срабатывает нуль-орган 11 при этом импульс нуль-ор днд 111 через блок 10 управления и схемы 3 ИЛИ 18 и 19 постугает на управляющий вхо, и синхронизирующий вход регистра 211, обеспечивая при этом сдвиг логической единицы с третьего нд четвеотый выход С выхода четвертого регистра 21 логическая единица оступает на вход од:овибратора 20, на выходе которого устананл нается нулевой поенциал, а через седьмой выход блока 10 управления - на входы синхронизации ключей 6 и 15.,люч 5 и схел а 2 И 25 в указанный момент времени закрывдютсч для грохс)ждени через нх сигналов Трети такт и; чрирования при этом заканчивается. Проткрытых ключлк г: 15 на вход интеГ- р;)орд Ь подается ндпрч,кение с ши ы "0", нд коорой присутствует ну,евой потенци,)л, д ныход интегратора 8 через вход и второй ныхг)д нуль-ордна 11 подключается к входу д алогового запоминающего блока 16, который фиксирует уровень нагряжения нд выходе интегратора." уче Гом гого, что на вход интегратора Ь Г)ддетсч нуленое дгрчжение с и,ины 0",, д ньходе интегратора н укдзанном сосгочнии определяется уровень смещения нулч которыл фиксируетсч аналоговым запс, лдющл"л блоком 16, С его выхода нд. пр жене слс;ц;нич нуля "ере фдзоннерсный услли) ель 17 поддетсч нэ нх.)д интегратора 8, предстврдщдч при этом интеррование напряжения смещения,каз,чное состояние дл лтсч до поступления импульса с выхода заддт ика 1 ныда- ЧИ ДаНЫХ Н Качнствз ЗаДД.,ЧИКа МОжст спользонаться нне, нее устройствол котор и ппступде нд вход однонибоатора 20, у: днднлинач на Го выходе состсчние логич,)окоединицы Прэтол Обеспечивается ПОЬОНОЕ НТЕГр;р)вднЕ ь О-,НОО СГнала резистинноо дд; чика 1 с учетом смещен 1 уля интег).ц орд и ог;реде-е-,ич нового зд ;,ич и здфикьирован-.ого дс перемеш:1111 с 1 етчикдли 13, 1 л и т,д н ечение длительнссти всей работы устройствГ 1 рименение и редгддемых сг особа изи.репля линейных перелещ-ний и устройств для егс реалнаци обеспечивает компенсацию гогрсшност 1 эмерениЙ, Обусловленную дрефом нуля и тегратора, В результате понышдетсч тс ность измерения линейных перелещений,Формула изобретения 1, Спссоб измерения линейных перемеще и по двт.сн. : ".563729, л л . г ющ й с я тем -по с целью повышенияточности при времяимпульсной выдаче данных, перед каждым интегрированием выходного напряжения резистивного датчика определяют величину и знак смещения нуля интегратора и совместно интегрируют выходной сигнал резистивного датчика и напряжение смещения нуля интегратора.2. Устройство для измерения линейных перемещений, о т л и ч а ю щ е е с я тем. что, с целью повышения точности при времяимпульсной выдаче данных, оно снабжено первым дополнительным электронным ключом, аналоговый вход которого соединен с нулевой шиной блока питания, а выход - с входом усилителя постоянного тока, последовательно соединенными вторым дополнительным электронным ключом, аналоговый вход которого соединен с вто рым выходом йуль-органа, аналоговым запоминающим блоком и фазоинверсным усилителем, выход которого соединен с входом интегратора, и задатчиком выдачи данных, а блок управления выполнен с 10 дополнительными входом, соединенным свыходом задатчика выдачи данных, и выходом, соединенным с синхронизирующими входами первого и второго дополнительных ключей.1670365 Лисина Корректор М. Кучерявая едакт роиэводственно-издательский комбинат "Пате жгород, ул.Гагарина, 10 Ор, Ь акаэ 273 ВНИИ Составитель Ю. КруглоТехред М,Моргентал Тираж 370 ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ СССР113035 Москва, Ж, Раушская наб 4/5