Интегрирующее устройство

(51)5 С 06 С 7 186 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Фиг ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ПЮТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 556455, кл. С 06 С 7/186, 975,Авторское свидетельство СССР У 811286, кл, С 06 С 7/186, 1979. (54) ИРГЕГРИРУМЗЦЕЕ УСТРОЙСТВО (57) Изобретение относится к вычисли- тельной технике и может быть использовано в измерительной технике и устройствах автоматики. Целью изобретения является повышение точности 2и увеличение времени интегрирования, Устройство содержит интегратор 1 с обнулением, генератор 2 импульсов, элемент 3 задержки, запоминающий блок 4, компаратор 5, счетчики 6 и 7 импульсов, формирователь 12 импульсов, сброса, цифроаналоговый преобразователь 9, пороговый блок 10, ключ 11, задатчик 8 времени интегрирования. Диапазон входного интегрируемого сигнала и времени интегрирования могут быть большими и ограничиваются только количеством разрядов в счетчике 7 и в запоминающем блоке 4, 1 э.п. ф-лы 13 ил.Изобретение относится к вычислиельной технике и может быть испольовано в измерительной технике иустройствах автоматики,Цель изобретения - повышение точности и увеличение времени интегрироания,На фиг.1 представлена функциональая схема устройства; на фиг.2 " схе Оа формирователя импульсов сброса,ариант; на фиг.З - диаграмма работынтегрирующего устройства.Устройство (фиг.1) содержит интегатор 1 с обнулением, генератор 2 имульсов, элемент 3 задержки, запоминающий блок 4, компаратор 5, первый6 и второй 7 счетчики, задатчик 8 ивремени интегрирования, цифроаналогоый преобразователь (ЦАП) 9, пороговый блок 10, ключ 11 и формирователь12 импульсов сброса,Формирователь 12 импульсов сбросасодержит элементы ИЛИ 13, И 14 иИЛИ 15, ждущий генератор 16 импульсов,5(фиг.2).Устройство работает следующим образом,При появлении на выходе задатчика8 времени интегрирования сигнала,длительность которого соответствуетинтервалу времени интегрирования(фиг,За), устройство начинает интегрировать входной сигнал (фиг,Зв).Сигнал с задатчика 8 открываетключ 11 и снимает команду установкинуля с второго счетчика 7 на выходеинтегратора 1 с обнулением. Напряжение возрастает (фиг.Зг).Напряжение на первом входе компаратора 5 начинает превышать напряжение на втором входе компаратора 5, 45равное перед очередным интегрированием нулю. На выходе компаратора 5появляется сигнал, дающий разрешениепервому б и второму 7 счетчикам наприем импульсов с генератора 2 импульсов. Счетчики б и 7 начинают одновременно принимать входные импульсы.Выходной код счетчика 6 поступаетна ЦАП 9. Напряжение на выходе ЦАП 9начинает возрастать (фиг.Зд) .В момент равенства выходного сигнала с ЦАП 9 и выходного напряженияинтегратора 1 на выходе компаратора5 появляется сигнал, закрывающий прием импульсов счетчиками 6 и 7, Выходное напряжение на ЦАП 9 прекращаетвозрастать, а на выходе интегратора 1продолжает увеличиваться, в результате чего компаратор повторно выдаетсигнал, разрешающий прием счетчиками б и 7 импульсов с генератора 2импульсов,Напряжение на выходе ЦАП МчиЫетувеличиваться . Таким образом, выходное напряжение ЦАП отслеживает напряжение на выходе интегратора 1 (фиг.Зг,д), а в счетчики б и 7 записываетсячисло импульсов, соответствующеенапряжению на выходе интегратора 1.Для данного варианта построенияформирователя 12 импульсов сброса(фиг.1) с первого счетчика 6 импульсов заводятся определенные разрядына элемент ИЛИ 13 формирователя 12,которые определяют диапазон чисел,записанных в счетчик 6, в котором навыходе элемента ИЛИ 13 появляетсясигнал, поступающий на первый входэлемента И 14, Длительность этогосигнала определяется интервалом времени, в течение которого число всчетчике б в указанном диапазоне изменяется от минимального значения домаксимального, Если в этом интервалевремени входной интегрируемый сигналуменьшается до нуля или до какой-тозаданной величины, определяемой опорным напряжением в пороговом блоке 10,то пороговый блок 10 выдает сигнал(фиг.Зж), который поступает на входэлемента И 14 формирователя 12, врезультате чего на выходе элементаИ 14 появляется сигнал, поступающийчерез элемент ИЛИ 15 на ждущий генератор 16 импульсов. Формирователь 12выдает короткий импульс длительностью,достаточной для установки в нуль(разряда емкости интегратора) интегратора 1 с обнулением (фиг.Зз), иимпульс, поступая на входы установкинуля интегратора 1 и счетчика б импульсов, устанавливает их в нулевоесостояние,Такйм образом, установка в нулевоесостояние интегратора 1 происходитв тот момент времени, когда входнойинтегрируемый сигнал равен нулю или,минимальному значению, следовательно,в течение времени установки в нулевоесостояние интегратора 1 потеря входной информации отсутствует или будетминимальной. После окончания импульса10 ус т нвк н нун е .;ън , с;ту - нающео с ф)1 лн 1(Аятея 12, ннк 7 рс бсы рассмотренных узлов у:то:тн повторяется.В случае, если в течение времени наличия сигнала на выходе элемента ИЛИ 13 формирователя 12 выходной интегрируемый сигнал не уменьшается до нуля или до определенного минимального значения, срабатывает элемент И 17 в формирователе 12, на который заводится из счетчика 6 код числа, равного или большего максимального числа диапазона чисел, заведенных на элемент ИЛИ 13. С выхода элемента И 17 сигнал через элемент ИЛИ 15 поступает на ждущий генератор 16 импульсов, который формирует импульс установки в нулевое состояние интегратора 1 и счетчика 6 (фиг.Зз).Во втором частном схемном решении элементы ИЛИ 13 и И 17 могут быть заменены компараторами, на первые входы которых должен поступать выходной сигнал с ЦАП, а на другие входы - опорные напряжения 0 и Уя соответственно (фиг,2).Рассмотрен один цикл работы интегратора 1 с обнулением, В течение этого цикла проведено интегрирование входного сигнала результат интегрирования этого цикла в виде цифрового кода зафиксирован во втором счетчике 7 и до момента установки в нулевое состояние находится в счетчике 6, После следукзцего цикла работы интегратора 1 цифровой код всчетчике 7 увеличивается и так продолжается до окончания времени интегрирования.Число циклов работы интегратора 1 в течение интегрирования входного сигнала во многом зависит от средней величины входного сигнала и времени интегрирования, Процесс интегрирования устройством прекращаетсяВпри прекращении поступления сигнала с задатчика 8 времени интегрирования. В момент исчезновения сигнала на выходе задатчика 8 ключ 11 закрывается, в эапоминакщий блок 4 записывается информация (цифровой код) с второго счетчика 7, соответствующая результату интегрирования, и командой с элемента 3 задержки второй счетчик 7 устанавливается в нулевое состояние, Элемент задержки должен задерживать импульс, поступающий с задатчика 8 времени интегрирования, на время,15 20 25 30 35 40 45 50 55;1 н т. . и ;,1за олн н ен, 1 е:угт:н кро н н 331 .;кл и; еГ я :заолп юег. бка 4,Пнапазоны н:нгнтегрру исигнала и времени интегрирования дляданного инте рирующего устройствамогут быть большими и ограничиваютсятолько количеством разрядов в счетчике 7 и в запоминающем блоке 4. Формула изобретения 1. Интегрирующее устройство, содержащее последовательно соединенные интегратор с обнулением и компаратор, первый счетчик, выход которого подключен к входу цифроаналогового преобразователя, а также второй счетчик и задатчик времени интегрирования, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и увеличения времени интегрирования, в,него введены генератор импульсов, элемент задержки, запоминающий блок, формирователь импульсов сброса, пороговый блок и ключ, включенный между входом устройства и входом интегратора со сбросом, выход задатчика времени интегрирования подключен к управляющему входу ключа, входу записи запоминающего блока .и через элемент задержки соединен с входом установки нуля второго счетчика и первым управляющим входом формирователя импульсов сброса, информационный вход которого подключен к выходу первого счетчика, а выход соединен с входами установки нуля интегратора со сбросом и первого счетчика импульсов, счетные входы первого и второго счетчиков подключены к выходу генератора импульсов, а входы начала счета соединены с выходом компаратора, вход установки опорного напряжения которого подключен к выходу цифроаналогового преобразователя, выход второго счетчика соединен,с входом запоминающего блока, выход которого является выходом уСтройства, а пороговый блок включен между входом устройства и вторым управлякщим входом формирователя импульсов сброса.2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что формирователь импульсов сброса содержит первый и второй элементы И, первый и второй элементы ИЛИ и ждущий генератор им161 17 "ъ 1 Фиг,2 пульсов, выход которого является выходом формирователя импульсов сбросапдрвый вход первого элемента ИЛИ является первым управляющим входом форюрователя импульсов сброса, второйи ,третий входы соединены соответств нно с выходами первого и второгоэ емеитов И, а выход соединен с входом ждущего генератора импульсов,выход второго элемента ИЛИ подключенк первому входу первого элемента И,второй вход которого является вторымуправляющим входом формирователя импульсов сброса, информадионный входкоторого, подключен к объединеннымвходам вторых элементов ИЛИ и И.1615751 г.5 Состазнтель С.Бел Техред Л.Олийнык едактор А.Козориз Черн рек ГКНТ СССР роиэводственно-издательский комбинат "Патент", г. Умгород Гагарина, 1 ЗаказВНИИПИ О Тирам 560ударственного комитета по113035, Москва, ЖПодписноеобретениям и открытиям пр Раушская наб., д. 4/5