Устройство определения временного положения импульсных сигналов

Изобретение относится к импульсной технике и может быть использовано в измерительной аппаратуре для определения временного положения импульсных сигналов.Целью изобретения является повышение точности рабаты устройства определения временного положения импульсных сигналов. 10На Фиг, 1 представлена функциональнаяя схема устройст ва, на фи г, 2 - егоГприйципиальная схема. Устройство содержит первый компаратор 1, триггер 2, второй компаратор3, устройство 4 управления, генератор5 опорной частоты, делитель 6 напряжения, устройство 7 выделения, преобразователь 8 время - код,цифровую линию 9 задержки, счетный триггер 10,мультиплексор 11, счетчик 12, входнуюшину 13, формирователь 14, источник15 опорного напряжения, выходную шину16.25Входная шина 13 подключена к перво-му входу первого компаратора 1 и квходу делителя 6 напряжения, выходкоторого подключен к. первому входу второго компаратора 3, Выход источника 15 опорного напряжения подключен к вторым входам первого и второго компараторов 1 и 3, выходы которых подключены соответственно к первому и вторбму входам триггера 2, выход которого под 35 клюцен к первым входам устройства 7: выделения и устройства 4 управления, первый выход которого подключен к входу генератора 5 опорной частоты, выходкоторого подключен к первому информационному входу мультиплексора 11, счетному входу счетного триггера 10 и к второму входу устройства 7 выделения, вход сброса которого подключен к второму выходу устройства 4 управления. 45 Первый, второй и третий выходы устройства 7 выделения подклюцены соответственно к входу преобразователя 8 время - код, к управляющему входу мультиплексора 11 и к входу сброса счетного триггера 10, выход которого подключенк второму информационному входу мультиплексора 11, выход которого подключен к счетному входу сцетцика 12, вы-ход переполнения которого подключен квторому входу устройства 4 управленияи к входу формйрователя 14, первый , выход которого подключен к входам,сброса счетчика 12 и преобразователя 3 время - код, выход которого подключенк управляющему входу цифровой линии 9задержки, информационный вход которойподключен к второму выходу формирователя 14. Выход цифровой линии 9 задержки является выходной шиной 16 устройства.Источник 15 опорного напряжения(фиг. 2) выполнен на потенциометре 17,подключенном к выводам источника питания. Делитель 6 напряжения состоитиз последовательно включенных резисторов 18 и 19, Первый и второй компараторы 1 и 3 выполнены соответственнона пороговых элементах 20, 21, например на триггерах Ямидта. Триггер 2состоит из Р"триггера 22, Р-.вход которого соединен с общей шиной.Устройство 4 управления содержитР-триггеры 23, 24, Р-входы которыхсоединены с общей шиной, а также инверторы 25, 26,Устройство 7 выделения содержитэлемент И 27, инверторы 28, 29 иР-триггер 30.Генератор 5 опорной частоты выполнен по схеме .с запаздывающей отрицательной обратной связью и содержиткольцевую цепочку инверторав 31, 32,33 и буферный инвертор 34, включенныйна выходе 35 генератора 5 опорнойчастоты.Счетный триггер 1 О реализован наЬ-триггере 36 с внешней связью егоР-входа с его инверсным выходом.Мультиплексор 11 содержит инвертор37 и собственно коммутатор, выполненный на элементе 2 ИИЛИ-НЕ 38.Преобразователь 8 время - код содер-,жит инвертор 39, элементы И-НЕ 40,41,инвертор 42, элементы И-НЕ 43, 44, инвертор 45 и элементы И-НЕ 46, 47Счетчик 12 с выходом переполнениявыполнен на двоичном счетчике 48 сразрядными выходами и дешифраторе 49,выполненном на элементе И-НЕ с числомвходов, равных числу выходов счетчика 48,формирователь 14 содержит триггерс раздельными установочными входами,выполненный на элементах И-НЕ 50 и 51,инверторы 52, 53, 54, времяаадающийконденсатор 55 и резистор 56.Цифровая линия задержки состоитиз трех последовательно включенныхэлементов задержки, образованных соответственно парами инверторов 57, 58;59, 60; 61, 62 и мультиплексора 63.1596301 23, который устанавливает триггер 2 ч ;в состояние логической единицы., Логический нуль с инверсного выхода триггера 24 через два инвертора 25, 2 б возвращает триггер 23 в исходное состояние. На выходе генератора 5 опорной частоты формируются импульсы. На втором выходе устройства 4 управления формируется короткий импульс, ко 1 торый устанавливает триггер 30 в устройстве 7 выделения в состояние логического нуля на третьем выходе (инверсный выход триггера 30), Выходной импульс триггера 2 одновременно поступает на 0-вход триггера 30 устройства 7 выделения, Ближайший к моменту окончания импульса с выхода триггера 2 синхронизирующий перепад на выходе генератора 5 опорной частоты возвращает триггер 30 устройства 7 выделения в исходное состояние, При этом на выходе инвертора 37 (реа- . лизует функцию,И-НЕ для негативной логики) формируется импульс длительностью дОбозначив через в число периодов генератора опорной, частоты, попавших на интервал (с,+ а 1,), запишем(, + д") = ш,. (5) При нахождении триггера 30 устройства 7 выделения в состоянии логичес" кой единицы на вход счетчика 12 проходят в импульсов. После переключения триггера 30 в нулевое состояние ранее удерживаемый в нулевом состоянии сигналом с третьего выхода устройства. 7 выделения счетный триггер 10 разбло"кируется, мультиплексор 11 открывается по второму информационному входу. Происходит досчет счетчика 12 до заполнения импульсами поделенной частоты с выхода муг 1 ьтиплексора 11. Дешифратор 49 в данном случае срабатывает при поступлении на вход сцетчика 12 переполняющего импульса. Импульс переполнения с выхода дешифратора 49 возвраает устройство 4 управления в исходное состояние и запускает формирова- тель 14,(2)(4) щ50 где К К - соответственно крутизнанарастания входного напряжения компаратора 1 икомпаратора 3.Соотношение (4) определяет дальнейшую обработку выходного импульса триггера 2,длительностью т,. Указанный импульс своим передним фронтом запус" кает устройство 4 управления, триггерОчевидно, что интервал Травенсумме Устройство работает следующим образом.В исходном состоянии триггер 2 находится в состоянии логического нуля, генератор 5 опорной частоты закрыт. На:первом и втором выходах устройства 7 выделения действует уровень логического нуля, преобразователь 3 время код при этом закрыт и установлен в 1 О исходное состояние. На счетном входе счетчика 12 импульсы отсутствуют, так как муг ьтиплексор 11 закрыт, На выходе дешифратора 49 импульсы также отсутствуют, в связи с цем на выход 15 цифровой линии 9 задержки импульсныесигналы не поступают. В результате на выходе счетного триггера 10 присутствует уровень логического нуля. С выхода источника 15 опорного напряжения 20 на вторые входы компараторов 1 и 3 подается постоянное напряжение.С приходом на вход устройства импульса входного сигнала начинается работа устройства. Первым при достиже нии входным напряжением опорного уровня ц срабатывает компаратор 1 и его выходной перепад устанавливает триггер 2 в состояние логической единицы, С задержкой, равной с определяемой 30 коэффициентом деления делителя б напряжения, равным 2, и крутизной нарастания входного напряжения, появляется перепад напряжения на выходе компара тора 3, который устанавливает триггер35 2 в исходное состояние. При этом на выходе триггера 2 формируется импульс длительностью1, В рассматриваемом случае предполагается линейность нара" .стания входного напряжения, С учетом изложенного могут быть записаны следующие соотношения:К=-"0(6) где с - время досчета счетчика 2 после включения в работу счетного триггера 10.С учетом описанного функционирования устройствадос (2 гш)угде и - числб разрядов в двоичномсчетчике, образованном счет-чиком 12 и счетным триггерам10.Множитель 2 для переменной щ вформуле (7) обусловлен записью числав счетчик 12, т.е. для указанногодвоичного счетчика из последовательновключенных счетного триггера 1 О (млад"ший разряд) и счетчика 12 вес записан-,15ного числа щ удваивается. ТогдаТ,= (2 - в) Г (8)С. учетом Формул (4) и (5)(9) 20Таким образом, до момента окончания интервалапройдет время й:Е = й + Т = тар -д+ (г - в)ь щ 25.Р 2 4 оо ф 62 ", -Ф, (10)Из выражения (10) видно, что дляобеспечения независимости суммарногоинтервала необходимо к величине.тдобавить интервал дЙ-+: = г",. (11)8 этом случае задержанный импульс будет иметь неизменную задержку, равную указанному в формуле (11) значению.Для реализации операции добавлениевеличины дс в предложенном устройствеуказанный интервал дС преобразуется40в цифровой код. При этом выходнои импульс устройства 7 выделения поступает на входы инверторов 39, 42, 45,За счет задержки в логических элементах (39, 40), (42, 43), (45, 46) число КЗ-триггеров, образованных элемен 45 тами (40, 41), (43, 44), (46, 47), установившихся к моменту. окончанияимпульса в единичное состояние, отображает длительность бс. В приведенном на фиг. 2 примере реализации числокаскадов преобразователя времякод равно 3, соответственно, цифровая .линия 9 задержки имеет в своем составе 3 элемента задержки (инверторы57 58; 39, 60; 61, 62). Задержка указанных элементов задержки выбирается равной задержке в каскадах преобразователя 8 время - код. В резуль-; тате преобразования интервала адля приведенного на фиг. 2 примера могут быть получены следующие коды на управляющем входе мультиплексора 63: 7, 6, 4, О.В соответствии с формулой (11) в предлагаемом устройстве производится увеличение задержки с.,. на величину Д(,Для уменьшения погрешности формирования длительности импульса на первом выходе устройства 7 выделения введены два инвертора 28, 29, компенсирующие задержку в триггере 30 устройства 7 выделения.Максимальное значение длительности д на первом выходе устройства 7 выделения не превышает периода С при этом указанный период с, также составляет величину, равную задержке, в трех каскадах преобразователя 8 время - кодВыходной импульс дешифратора 49 возвращает в исходное состояние устройство 4 управления, и запускаетформирователь 14. При этом генератор 5 опорной частоты сигналом с первого выхода устройства 4 управления отключается, Выходной импульс формирователя 14, пройдя через цифровую линию 9 задержки, с дополнительной задержкой а поступает на выход устройства.При этом интервалмежду моментами появления входных импульсов равенинтервалу между выходными импульсамипредла аемого устройства, Задержанныйна величину длительности формируемогоимпульса сигнал на первом выходе Формирователя 14 поступает на входы установки счетчика 12 и преобразователя,время - код 8. Указанные счетчики и пре.образователь устанавливаются в исход;.ное положение и цикл работы устройства заканчивается.При приходе следующего входногоимпульса вышеописанные процессы повторяются.Предлагаемое устройство за счетиспользования цифрового накопителя(интегратора выполненного на счетчике 12) и реализации блоками 7, 8,9, 14 операции добавления задержкиа ь обладает более высокой точностью,Ъчем устройство-прототип,формула изобретенияУстройство определения временногоположения импульсных сигналов, содер,ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. Й/5 Производственно-издательский комбинат "Патент", г.ужгород, ул.Гагарина, 191 9 1 Я 630 жащее триггер, первый и второй компараторы, формирователь импульсов и делитель напряжения, выход которого подключен к первому входу второго компаратора, о т л и ч а ю щ е е с я тем,5 что, с целью повышения точности работы, в него введены устройство управле. ния, генератор опорной частоты, устройство выделения, преобразователь время - код,цифровая линия задержки, счетный триггер, мультиплексор, счетчик и источник опорного напряжения, выход которого подключен к вторым входам первого и второго компараторов, выходы которых подключены соответственно к первому и второму входам триггера, выход которого подключен к первому входу устройства выделения и к первому входу устройства управления, пер вый и второй выходы которого подключены соответственно к входу генератора опорной частоты и к входу сброса устройства выделения, второй вход которого подключен к выходу генератора 25 опорной частоты, к первому информационному входу мультиплексора и к счетному входу счетного триггера, выходкоторого подклюцен к второму информационному входу м;льтиплексора, управляющий вход которого подключен к,второму выходу устройства выделения,третий и первый выходы которого подклюцены соответственно к входу сбросасчетного триггера и к входу преобразователя время - код,вход сброса которого подключен к первому выходу формирователя и к входу сброса счетчика,счетный вход которого подключен квыходу мультиплексора, выход переполнения счетчика подключен к второмувходу устройства управления и к входуформирователя, второй выход которогоподключен к информационному входу линии задержки, вход управления и выходкоторой подключены соответственно квыходу преобразователя время - код ик выходной шине устройства, входнаяшина которого подключена к первомувходу первого компаратора и к входуделителя напряжения.