Устройство для определения соответствия скорости электропривода заданной

, 51)5 Н 02 Н 02 Р 5/06ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПЮ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ ПРИ ГКНТ СССР ПИСА ЗОБРЕТЕН ЛЬСТВУ возможностей. Устройство содержитдатчик 12 скорости, преобразовательпериод - код 11, задатчик скорости,соединенный с ним Формирователь 10верхнего и нижнего допуска, выходкоторого соединен с одним, а выходпреобразователя период - код 11 - сдругим входом цифрового компаратора13. Устройство позволяет контролировать соответствие скорости вращениязаданной при различных законах изменения верхнего и нижнего допусков взависимости от заданной скорости,Величины допусков записаны в формирователе 10, представляющем собой по"стоянное запоминающее устройство. Насчетчике 22 реализовано устройствозадержки выдачи сигнала о выходескорости за допустимые пределы. 2 ил. Авторское свидетельство СССРйф 1246312, кл. Н ог Р 5/06, 1984,(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СООТВЕТСТВИЯ СКОРОСТИ ЭЛЕКТРОПРИВОДА ЗАДАННОЙ(57) Изобретение отнссится к электротехнике и может быть использовано вэлектроприводах с нормированной допустимой скоростью вращения, Цельюизобретения является повышение точности и расщирение функциональных ВТОРСКОМУ СВИ 22 А 1Изобретение относится к электротехнике и может быть использовано вэлектроприводах с нормированной допустимой скоростью вращения.Цель изобретения " повышение точности и расширение функциональных.возможностей.На фиг, 1 представлена схема дан, :ного устройства; на фиг, 2 " диаграммы работы схемы, обеспечивающейимпульсный режим работы Формирователяя верхнего и нижнего допусков.Устройство содержит тактовый ге нератор 1, делитель частоты. 2, формирователь коротких импульсов 3, за датцик скорости 4, устройство синхронизации 5, первый 6 и второй 7КБ-триггеры, резистор 8 транзистор, ,допусков 10, преобразователь период код 11, импульсный датчик скорости,, 3 ИЛИ 19, элемент 3 ИЛИ-НЕ 2 И, элемент 2 ИЛИ 21, счетчик 22, выходнуюшину 23, шину "Сброс памяти" 2 М,Выход тактового генератора 1 сое 30динен. с входом делителя частоты 2,первый выход которого соединен сФормирователем коротких импульсов3, второй выход соединен с тактовымвходом С устройства синхронизации 5,третий выход соединен с первым входомэлемента 2 ИЛИ 21, выход Формирователя коротких импульсов 3 соединен сК, входом устройства синхронизации 5,первый выход которого соединен с Квходами первого и второго КБ-входами первого и второго КБ-триггеров 6и 7 второй выход соединен с тактовым входом С первого Р-триггера 17Третий выход соединен с Б-входом второго КБ-триггера 7, четвертый выходсоединен с тактовым входом С второгоР-Триггера 18, пятый выход соединенс Б-входом первого КБ-триггера 6 ивходом .остановки счета СЕ самого50сеЬя, выход первого КБ-триггера 6через резистор 8 подключен к базетранзистора 9, эмиттер которого соединен с шиной питания, а коллекторсоединен с входом питания Формирователя верхнего и нижнего допусков 10,выход второго КБ-триггера 7 соединенс, входом старшего разряда адреса АЖ+1 формирователя верхнего и нижнего допусков 10, младшие В разрядов которого АОАМ соединены с выходом задатчика скорости 4, а выходы соединены с первой группой входов цифрового компаратора 13, вторая группа входов которого соединена с преобразователем период-код 11, входом подключенного к импульсному датчику скорости 12, первый и второй выходы цифрового компаратора 13 соединены с Р-входами первого 17 и второго 18 Р- триггеров, выходы которых соединены с первым и третьим входами элемента ЗИЛИ-НЕ 20, вторым входом подклюценным к выходу 2 сцетцика 22, выходИной шине 23 и второму входу элемента 2 ИЛИ 21, а выход элемента 3 ИЛИ-НЕ 20 подключен к третьему входу элемента 3 ИЛИ 19, второй вход которого соединен с шиной "Сброс памяти" 21, а первый вход соединен через диод 1.6 с выходом КС-цепи 11, 15, входом подключенной к шине питания, выход элемента 3 ИЛИ 19 соединен с входом оЬнуления К счетчика 22, выход элемента 2 ИЛИ 21 соединен с тактовым входом С счетчика 22устройство работает следующим образом.С цифрового задатчика скорости И-разрядный код поступает на Формирователь верхнего и нижнего допусков 10, который представляет собой программируемое постоянное запоминающее устройство (ППЗУ). В ППЗУ по адресам АОАМ при АМ+1 = 0 заносится двоичный код, соответствующий нижней границе допустимой скорости. по адресам АОАИ при АМ+1=1 заносится двоичный код, соответствующий нижней границе допустимой скорости. Делитель частоты 2, Формирователь коротких импульсов 3, устройство синхронизации 5, первый КБ-триггер 6, резистор 8 и транзистор 9 обеспечивают импульсный режим работы ППЗУ; цто приводит к значительному снижению потребляемой устройством мощности. С первого выхода делителя частоты 2 (фиг. 2) частота поступает на Формирователь коротких импульсов 3, на выходе которого по переднему и заднему Фронту .Формируются короткие импульсы (фиг. 2 в), которые обнуляют устройство синхронизации 5, которое представляет со" бой сцетчик-делитель на 8, После об 5 158226 нуления устройство синхронизации переходит в режим счета. Первый импульс, поступающий после обнуления на тактовый вход С устройства синхронизации 5 (фиг. 2 б), приводит к появлению5 уровня "Лог. 1" на его первом выходе, второй импульс приводит к появлению Чог, 1" на втором выходе и т.д. Уровень "Лог, 1" на 5 выходе блокирует устройство и запрещает дальнейший счет импульсов до тех пор, пока не придет следующий. импульс обнуления. Сигнал "Лог. " с первого выхода устройства синхронизации 5 устанавливает КБ-триггер 6, в нулевое состояние, а сигнал "Лог, 1" с пятого выхода устройства синхронизации 5 устанавливает КБ-триггер 6 в единичное состояние (фиг. 2 г), Формируя 20 тем самым импульс; который запитывает ППЗУ (Фиг. 2 д) через открытый транзистор 9. Уровень "Лог, 1" с первого выхода переводит также в нулевое состояние КБ-триггер.7, по третьему им пульсу КБ-триггер 7 переводится в единичное состояние (Фиг. 2 е). Тем самым Формируется неоЬходимый режим работы ППЗУ для поочередного формирования верхнего и нижнего допусков, Сигналы ЗОс второго и цетвертого выходов устройства синхронизации используются для тактирования И-триггеров 17 и 18, которые запоминают результаты сравнения.35После того, как сформирован верхний допуск, его двоичный код поступает , на первую группу входов цифрового компаратора 13, на вторую группувходов которого поступает двоичный 40код с преоЬразователя период-код 11,.который преобразует в двоичный кодсигнал, поступающий с импульсногодатчика скорости 12, Цифровой компаратор 1.3 осуществляет сравнение 45двоичного кода верхнего допуска идвоичного кода, соответствующего ско"рости,.Если скорость больше верхнегодопуска,. на выходе "1" цифрового компаратора 13 появляется уровень "Лог, 501". По импульсу с второго выхода устройства синхронизации 5 этот сигнал,запоминается на 0-триггере 17. После того, как КБ-триггер 7 переходитв единичное состояние, формируется 55нижний допуск, Цифровой компаратор 13производит сравнение нижнего допуска и скорости. Если скорость меньше нижнего допуска, на втором выходе цифрового компаратора 13 появляется "Лог, 1", которая запоминается на 0-тригерре 18 по приходу на его тактовый вход импульса с четвертого выхода устройства синхронизации 5. Таким образом, на выходах П-триггеров 17 и 18 до прихода очередного импульса с формирователя коротких импульсов хранится информация о том, находится ли скорость в заданных допусках. Если скорость вышла за указанные допуски, то "Лог, 1" либо с О-триггера 17 либо с П-триггера 18 устанавливает в нулевое состояние элемент 3 ИЛИ-НЕ 20, "Лог, 0" через элемент 3 ИЛИ поступает на К-вход счетчика 22При работе контролируемого устройства возможны кратковременные выходы скорости за допустимые границы, особенно при скачкообразном изменении входного сигнала или скачкообразном изменении нагрузки на исполнительный двигатель. Поэтому требуется временная задерж" ка на выдачу сигнала неисправности о выходе скорости за допустимые пределы, который используется для отключения контролируемого устройства, Устройство, осуществляющее требуемую задержку, собрано на счетчике 22 и элементе 2 ИПИ 21. При этом период следования импульсов Т с третьего выхода делителя частоты 2 определяется какЭи 4имп э 2 Р 1 ггде Т - минимально требуемая задержЗФАка срабатывания контроля;И - разрядность используемогодвоичного счетчика,После того, как на К-входе счетчика 22 установится "Лог, 0", счетчик переходит в режим счета, Если за время Т скорость не войдет в заданзмьные допуски, то на выходной шине 23 появляется сигнал "Лог. 1", который блокирует прохождение тактовых им-," пульсов на С-вход счетчика через элемент 2 ИЛИ 21 и одновременно устанавливает в нулевое состояние, элемент 3 ИЛИ-НЕ 20. На выходной шине сформирован сигнал неисправности. Конденсатор 14, резистор 15 Формируют импульс обнуления при включении питания .для подключения ложного срабатывания контроля. Диод 16 предотвращаетвоздействие отрицательного импульсас КС-цепокчки 14, 15 при выключениипитания. Шина "Сброс памяти" предназ 1582263начена для осуществления воэможностиснятия сигнала неисправности, которыйвозникает при тестовой проверке контролируемой системы. Необходимо отме"тить, что частота с первого выхода5делителя 2 частоты должна быть какминимум в 2 раза выше. максимальнойчастоты импульсного датчика скорости12. А значение частоты с второго выхода делителя частоты 2 должно как,минимум на порядок превышать частотус первого выхода делителя частоты 2,, так как от ее значения зависит мощность потребления ППЗУ. В качествеустройства синхронизации 5 используется микросхема 56 ч ИЕ 9, в качествеКЯ-триггеров 6 и 7 - 561 ТР 2, в качестве В-триггеров 17 и 18 - 66 чТИ 2,В качестве Формирователя верхнего инижнего допусков 10 используется ми кросхема 556 РТ 5, в качестве цифрового компаратора - 561 ИП 2, в качестве. счетчика 22 - микросхема 56 чИЕ 10,Предлагаемое устройство можно использовать в электроприводах, в которых закон изменения допусков поскорости двигателя является нелинейным и несимметричным относительнономинальной заданной скорости. Уст- щройство позволяет контролировать скорость по любым требуемым законам изменения верхнего и нижнего допусковв зависимости от конкретного применения. При .этом точность контроляь, повышается,Ьформула изобретенияУстройство для определения соответствия скорости электропривода. заданной, содержащее задатчик скорости, датчик скорости, КС-цепь, резистор, диод, транзистор, о т л и ч аю щ е е с я тем, что, с целью повышения точности и расширения функциональных возможностей, в него введены 45тактовый генератор,. делитель частоты,формирователь коротких импульсов,устройство синхронизации, два КБтриггера, Формирователь верхнего инижнего допусков, преобразовательпериод-код, цифровой компаратор, дваВ-триггера, элементы 3 ИЛИ, 3 ИЛИ-НЕ,2 ИЛИ, счетчик, шина "Сброс памяти",причем выход тактового генераторасоединен с входом делителя частоты,первый выход которого соединен с входом формирователя коротких импульсов,второй выход соединен с тактовым входом С устройства синхронизации, третий выход соединен с первым входомэлемента 2 ИЛИ, выход Формирователякоротких импульсов соединен с К-входом обнуления устройства синхронизации, первый выход которого соединенс К-входами первого и второго КБтриггеров, второй выход соединен стактовым входом С первого В-триггера,третий выход соединен.с Я-входом второго КЯ-триггера, четвертый выход соединен с тактовым входом С второгоВ-триггера, пятый выход соединен сЯ-входом первого КЯ-триггера и входом остановки счета СЕ устройствасинхронизации, выход первого КЯ-триг"гера через резистор соединен с базойтранзистора, коллектор которого соединен с входомпитания формирователяверхнего и нижнего допусков, а эмиттер - с шиной питания, выход второгоКЯ-триггера соединен с входом АМ+1формирователя верхнего и нижнего допусков, входы АОАИ которого соединены с выходами задатчика скорости,а выходы соединены с первой группойвходов цифрового компаратора, втораягруппа входов которого соединена свыходами преобразователя период-код,вход которого соединен с выходом дат"цика скорости, первый выход цифровогокомпаратора соединен с В-входом первого В-триггера, второй выход соединен с В-входом второго В-триггера,выходы первого и второго В-триггеровсоединены соответственно с первым итретьим входами элемента 3 ИЛИ-НЕвторой вход которого и второй входэлемента 2 ИЛИ соединены с выходом2-счетчика, являющимся выходом устройства, выход элемента 3 ИЛИ-НЕ сое"динен с третьим входом элемента 3 ИЛИ,второй вход которого соединен с шиной"Сброс памяти", а первый вход черездиод соединен со средней точкой КСцепи, вторая обкладка конденсаторакоторой соединена с общей шиной угтройства, второй вывод резистораКС-цеПи соединен с шиной питания,выход элемента 3 ИЛИ соединен с Квходом счетчика, тактовый вход которого соединен с выходом элемента 2 ИЛИ.1582263 тавитель ексеев Н. Щвыд ректор, М. Кучерявая ехред Л.Олийнык еда Заказ 2093 Тираж 476 .НИИПИ Государственного комитета по иэобрете113035, Иосквар Жр Раушск Производственно-издательский комбинат "Патент" Подписноеи открытиям при ГКНаб., д. 4/5 Ужгород, ул. Гагарина, 191