Следящий аналого-цифровой преобразователь

(21) (22) (46) (72) и В(53) У 797Ав В 80 (54) ОБРА (57) цифр быть тель такж И а еми исс хема третьего логическо нальна .блокадежти при иапазо а функциалого-циф .2 - фун аль вого ная с преоб оГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ПЮТ СССР 4408013/2411.04,8823.07.90. Бюл. 9 27Ю.А.Андреев, В.А.Шувалов.Антонов681.325(088.8)Авторское свидетельство СССР 065, кл. Н 03 М 1/48, 1979, торское свидетельство СССР 5489, кл, Н 03 М 1/48, 1979.СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕЗОВАТЕЛЬИзобретение относится к аналогоовым преобразователям и может использовано в области вычислинсй.и измерительной техники, а е в автоматизированных системах вления технологическими процесса- в системах автоматизации научных едований. Цель изобретения - поИзобретение относится к аналогоцифровым преобразователям и может быть использовано в вычислительной и измерительной технике, а также в авт матизированных системах управления технологическими процессами и системах автоматизации научных исследований.Цель изобретения - повьппение на ности и расширение облас менения за счет увеличения д на входного сигнала.На фиг,1 представлен онхема следящего ан ро разователя; на фиг кци вышение надежности при одновременномрасширении диапазона входного сигнала,Для этого в преобразователь, содержащий генератор тактовых импульсов,первый, второй и третий логическиеблоки, первый и второй триггеры, блоксравнения, цифроаналоговый преобразователь, реверсивный счетчик, два элемента И, элемент задержки, группу элементов И, распределитель импульсов,введены нуль-орган группа элементовИСКЛЮЧАЮЩЕЕ ИЛИ, два инвертора и триггер. При этом наличие в устройствегруппы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первого инвертора и нуль-органа позволяет отрабатывать биполярный входнойаналоговый сигнал, а введение триггера и второго инвертора позволяет повыить надежность функционировани бразователя. 1 з.п.ф-лы, 2 ил. Преобразователь содержит блок 1 сравнения, цифроаналоговый преобразователь 2 (ЦАП), нуль-орган 3, элемент НЕ 4, группу элемечтов ИСКЛЮЧАЮ ЩЕЕ ИЛИ 5, логические блоки 6-8, реверсивный счетчик 9, состоящий из триггеров 1 О, первый 11, второй 12 и третий 13 триггеры, группы элементов И 14, распределитель 15 импульсов, генератор 1 б тактовых импульсов, эле мент 17 задержки, элемент НЕ 18, элементы И 19 и 20. Третий логический блок содержит элемент ИСКЛЮЧАЮЩЕЕИЛИ 21, элемент НЕ 22, элементыИ 23 и 24.Блок 1 сравнения служит для сравнения входного сигнала 11 с образцовым уровнем П. Сигнал Б на еговыходе равен "0", если 11 ) 11 , иБ = 1, если У ( БНуль-орган 3 предназначен длясравнения входного сигнала О с ну -лем: если П ) О, то сигнал 1 на еговыходе равен "0", если О(0, тоЧ1, Сигнал с выхода нуль-органа 3имеет информацию о знаке входногосигнала и поступает на шину выходного сигнала, а также через первый элемент НЕ 4 йа старший разряд цифроаналогового преобразователя и на первые входы группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Сигнал с выходов реверсивного счетчика проходит на младшие разряды цифроаналогового преобразователя с инверсией, если 7 = 1, и без инверсии, если Ч = О, тем самым обеспечивается четырехквадрантный режимработы цифроаналогового преобразователя, необходимый для обеспечения двухполярного образцового уровня.Триггер 11 служит для запоминанияответа блока сравнения на предыдущемтакте. Сигнал Б на его выходе равено"1", если на предыдущем такте блоксравнения выдает сигнал Б = 1.Сигнална выходе первого логического блока 7щравен Б = БП Ч БП, где 1 П - сигнал сф35выхода старшего разряда реверсивногосчетчика,На первом выходе третьего логического блока 8 сигнал 2 появляется присмене ответов блока сравнения на двухпоследовательных тактах(Я Я, ББ,)Чгде Я - сигнал с выхода первого тригогера 11;Ч - сигнал от гененатора 16 тактовых импульсов.На втором выходе третьего логическогоблока 8 сигнал проявляется при совпадении ответов блока сравнения .послед. них двух тактов й= (БцБЧББ,)С 1Второй логический блок 6 при Я,= 150 устанавливает режим вычитания реверсивного счетчика, а при Б= 0 - режим сложения.Преобразователь работает следующимобразом.Сигнал начальной установки устанавливает первый 11, второй 12, третий 13 триггеры и реверсивный счетчик 9 в нулевое состояние, а в распредели" тель импульсов заносится код 010 (цепи начальной установки не показаны) Так как в начале и при дальнейшей нормальной работе на выходе старшего разряда реверсивного счетчика присутствует сигнал П = О, то первый логический блок 7 пропускает на свой выход ответ блока сравнения без инвертирования.После подачи входного сигнала, допустим положительной полярности (11 0), блок 1 сравнения выдает сигнал Я, по которому с помощью второго логического блока 6 реверсивный счетчик переводится в режим сложения. Так как на первом триггере 11 хранится сигнал Б, то третий логический блок 8 по сигналу от генератора тактовых импульсов выдает сигнал совпадения на второй выход, который устанавливает второй триггер в состояние "1". После этого сигнал с элемента 17 задержки добавляет единицу в разряд реверсивного счетчика, определяемый распределителем импульсов, и производит перепись ответа блока сравнения на первый триггер 11. После того как на третий вход третьего логического блока 8 поступит сигнал о с генератора 16 такто" вых импульсов, на его втором выходе появляется сигнал Е = О, который,пройдя через второй элемент НЕ 18 и элемент И 19, устанавливает третий триггер 13 в состояние "1". Предположим, что с приходом очередного сигнала от генератора тактовых импульсов блок 1 сравнения опять выдает сигнал Я, по которому второй логический блок 6 подтверждает режим сложения на реверсивном счетчике, а третий логичеСкий блок 8 выдает сигнал совпадения, который, пройдя через элемент И 20, производит сдвиг влево на один разряд содержимого распределителя импульсов. После этого задержанный на линии задержки тактовый сигнал добавляет единицу в разряд реверсивного счетчика, определяемый распределителем 15 импульсов (вес этой единицы в два раза превышает вес предыдущей), и производит перепись ответа блока сравнения на триггер 11. Если далее опять поступают те же ответы от блока сравнения (Б), то все происходит аналогичноПосле первой смены ответа блока 1 сравнения т,е. с приходом сигнала Я. Следящий аналого-цифровой пре- О образователь, содержащий блок сравнения, первый вход которого являетсявходной шиной, а второй вход соединен с выходом цифроаналогового преобразователя, а выход соединен с первым 25 входом первого логического блока, второй вход которого соединен с выходомстаршего разряда реверсивного счетчика, а выход соединен с первым входомпервого триггера, с входом второго 3 О логического блока и с первым входомтретьего логического блока, второйвход которого соединен с выходом первого триггера, а третий вход объединен с входом элемента задержки и подключен к выходу генератора тактовых 35импульсов, выход элемента задержки соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых соединены с соответствующими выходами распределителя импульсов, первый входкоторого объединен с первым входомвторого триггера и подключен к первому выходу третьего логического блока,второй выход которого соединен с первым входом первсго элемента И, выходкоторого соединен с вторым входомраспределителя импульсов, первый входвторого элемента И соединен с выховорого триггера, выходы второгологического блока соединены с входамиуправления счетом реверсивного счетчика, входы установки которого соединены с соответствующими выходами группыэлементов И, о т л и ч а ю щ и й с я 55тем, что, с целью повышения надежцости и расширения области применения засчет увеличения диапазона входногосигнала, введены третий триггер, пер 5 158 второй логический блок 6 переводит реверсивный счетчик в режим вычитания, а третий логический блок 8 выдает на первом выходе сигнал несовпадения текущего (Б) и предыдущего (Б) ответов блока сравнения. который производит сдвиг вправо на один разряд содержимого распределителя 15 импульсов и устанавливает второй 2 и третий 13 триггеры в "О". Затем задержанный на элементе 17 задержки сигнал от генератора 16 тактовых импульсов вычитает единицу из разряда реверсивного счетчика 9, определяемого распределителем импульсов, при этом вес единицы в два раза меньше веса предыдущей.Если ответ блока 1 сравнения опять меняется (Б), то происходит сдвиг вправо, и шаг квантования уменьшается в два раза. Если ответ блока 1 сравнения повторяется (Б), то из-за нулевого состояния третьего триггера 13 сдвиг в распределителе 15 импульсов не происходит, величина шага квантования не меняется, но триггер 12 переходит в "1". Тем самым достигается режим работы преобразователя, позволяющий увеличить надежность преобразования, После этого с приходом сигнала ц с генератора 16 тактовых импульсов на третий вход третьего логического блока 8 на его выходе появляется сигнал й= О, который, пройдя через элемент НЕ 18 и элемент И 19, устанавливает третий триггер 13 в состояние .1. С приходом следующего сигнала Б из-за состояния "1" триггера 13 происходит сдвиг влево содержимого распределителя 5 импульсов и величина шага квантования удваивается.При смене знака входного сигнала (11 (0).на выходе нуль-органа 3 появхляется сигнал Ч, который поступает на первые входы группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15, которая пропускает на свои выходы проинвертированные сигналы с выходов реверсивного счетчика 9, в результате чего образцовый уровень на выходе цифроаналогового преобразователя меняет свой знак. В остальном работа преобразователя аналогична указанному.Если из-за большой скорости изменения сигнала вблизи границ диапазона происходит переполнение реверсивного счетчика, т,е. устанавливается код01 (нижняя и верхняя границы диапазона одинаковы и определяются модулем максимапьного входного сигнала), то иэ-за положения,"1" старшего разряда реверсивного счетчика первый логический блок 7 передает на свой вьгход проинвертированный сигнал блока сравнения. Процесс работы остальных блоков преобразователя совпадает с указанным.Двоичныи дополнительный код, характеризующий величину входного сигнала, снимается с выхода группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ - модуль числа, а с выхода нуль-органа - знак числа. формула изобретениявый и второй элементы НЕ, нуль-орган и группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с соответствующими, кроме старшего, входами разрядов цифроаналогового преобразователя5 и являются, выходной шиной числа, а вход старшего разряда цифроаналогового преобразователя через первый элемент НЕ соединен с выходом нуль-органа, вы 1 О ход которого является выходной шиной знака, а вход - входной шиной, вход второго элемента НЕ объединен с вторым входом второго триггера и соединен с вторым выходом третьего логического 15 блока, а выход соединен с вторым входом второго элемента И выход которого соединен с первым входом третьего. триггера, второй вход которого соединен с первым выходом третьего логическо го блока, и выход - с вторым входом первого элемента И, первые входы эле" ментов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены квыходу нуль-органа, а вторые входысоединены с соответствующимивыходамиреверсивного счетчика,2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что третий логический блок выполнен на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, двух элементах И и инвертбре, выход которого соединен с первым входом первого элемента И, выход которого является вторым выходом блока, а второй вход объединен с первым входом второго элемента И и является третьим входом блока, вто рой вход второго элемента И объединен с входом инвертора и подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход является первым выходом блока, первым и вторым входами которого являются входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.1580555 Составитель И.РомановаРедактор И.Горная Техред Л.Сердюкова Коррек Кучерявая оскв роизводственно-издательский комбинат "Патент", г. Ужгор Гагарина, 1 Заказ 2022ВНИИПИ Госуд венного113035 аж 669 митета пПодписноеизобретениям и открытиям при ГКНТ СССР Раушская наб., д, 4/5