Аналоговое запоминающее устройство

Номер патента: 1535232

Авторы: Бушнин, Макаров, Пунжин, Токарчук

ZIP архив

Текст

ОЮЗ СОЕЕТСНИ ЦИАЛИСТИЧЕСНИ СПУЛИК 91 11) 0 11 С 27/ОЪ НГ 44ь"."лА 4 44 УВТОРСИ аналоговых нияПоста мецьщ пенна ниемуправ цсг ения за чтением елеция ч ения ля сигнал цен на ячеи двойной по входу иках аналоговоблокировкой индвойной выборлен ца дне пока аналоговой памяти Формацииой по ходу и раэдепричем ячейодержит входцдкопитель матриць памяти е ключи, кй элемент ч сбро д ко аторе цые к то ци ил.-л вычислк эапом льс ыть исй электриггер21 сигналвход 2425 и 26 ения УМЕНЬГЕ уцкццондль стройства; схема ячей ойной блооде и двой в то,лючи 34 нФормаустройств накопится;. 1 матрицъг 2-5, элементы9 матричнъгй1 мй Ца ПОД- регистры 6-8ер 14 управлев ель 15 уровсолержит раЛелея вход ходы ход 4 сдвиговые 13, тригг преобразо ция чтение ат 16 са игнлов, Гелер ато актопых ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРьПИЯМПРИ ГКНТ СССР СВИДЕТЕЛЬСТВУ(57) Иэобретецце относится к вычислительной технике, а именно к эдпоминдюгцим устройствам, и может бытьиспользовано в регистрирующей электронной аппаратуре для измерения Изобретенв относитсятельной технике, а именнонающцм устройствам, можетполг.зонацо в регистрируютронной аппаратуре для иэаналоговых сигналовЦел изобретенияаппаратных средств.На Фцг,1 изображена Фная схема предложенцгго уна Фиг.2 - электрическаяки диалоговой памяти с двкировкой инФормации ца нхной выборкой ца выходе,гцалов, Пель изобретение аппаратных средств цель достигается введе и второго трггеров пиг.ю триггера управэлемента Н, триггера ет-нечет и Формировате а также тем, что матичный накопитель выцо вые повторители, выхо генератор тока, 2 з,п в, делитель 17 частоты, 18 и 19 управления записью, 20 чет-нечет, Формирователь ов, мультиплексоры 22 и 23, сброса накопителя 1, входы сброса устройства. Ячейка аналоговой памяти ( наФиг,2 приведены две ячейки аналопдмлтц ) накопителя 1 содержит вхоные ключи 27 и 28, ключ 29 сбросанакопительный элемент на кондецсаре 30, истоковые повторители 31 игенератор 33 тока, выходные ки -35, щиа 36 и 37 питания, и1 иоцггъиг вход 38 и тактирующий39 яцеки аналоговой памяти, в40 и 41 управцения записью, вуправления чтением, вход 43 сбронакопит и, 15352:32Устр эйстно работает слгдуэощим образом, Перед ээа эалом работн подают сиэ нал сброса с входа 25 на триггеры 18 и 19 и сдвиговые регистры 6-85 чтобы привести их в исходное состояние, н выполняют аналоговый сброс ячеек памяти матричного накопителя 1 через параллельные ключи 29 (фиг.2). В режиме записи входные аналоговые сигналы положительной полярности поступают на и-входы. По сигналу записи включается триггер 18 (ЗП 1), который разблокирует ли/2 затворов транзисторов ключей 28 (строк) и разрешает сдвиговому регистру 6 через преобразователь 15 стробировать ээичение п входных аналоговых сигналоп. В момент первого такта в п ячеек первой строки, открывая ключи 27 временного стробирования двух соседних ячеек столбцов, записывают первие значения и аналоговых сигналов, Пропесс записи продолжается таким образом иа п/2 тактов, эапоми ная и э п/2 значений аналоговых сигналов, По заднему Фронту и/2 такта включается триггер 19 (ЗП 2) и происходит дальнейшее стробирование эле" ментов строк с и/2+1 до п. В накопитель 1 записываэотся ип значений аналого.эых сигналов. После и -го такт включаются триггсры 18 и 19, и устройство переходит н режим хранения. П и этом все ключи накопителя 1крыты, Режим чтения аналоговой иФормации происходит только по оконча.эпи режимов записи и,хранения. В этом режиме включают триггер 14 и подают сигналстарты на входы пер/ вых триггеров регистров 7 и 8 с Формирователя 21. Поделенная тактовая частота с делителя 17 устанавлиээает первые триггеры в состояния "1" регистров 7 и 8, Прн этом считывают45 первые две аналоговые ячейки памяти, принадлежащие первой стррке и первым двум соседним столбцам ( и 2) и подматрицам 2, 3 и 4, 5, Под действием тактовой частоты сдвиговый регистр 7 стробирует последующие строки двух соседних столбцов (1 и 2 1, с которых аналоговая информация поступает на выходы (вьэх, н вых.2) соответственно, Сдвнговый регистр 7 стробирует и строк двух соседних столбцов за и тактов. По заднему фронту и-го тактового импульса сдвигопый регистр 8 тэереключа ется на с едуощуэо лаэу двух сОседних столбцов. Таким образом, полное считьяэание аналоговой информации с матричного накопителяпроисходит эа пи/2 тактов, а сдвиговый регистр 8 содержит в два раза меньшее число элементов. По окончании режима чтения устройство снова приходит и режим хранения, из которого можно опять начать запись аналоговой информации или ее чтение.Введение новых элементов, разделение накопителя на подматрицы, реализация устройства на ячейках с двойной блокировкой по входу идвойной выборкой по выходу и ввод дополнительньэх элементов позволяет сократить число элементов в Функциональных узлах упоавления, что, в свою о ередь, упрощает узлы управления, совершенствует топологию матричного накопителя на кристалле, уменьшает размеры крис галла и повышает скорость считывания аналоговых сигналов, Использование описанного устройства в многоканальных системах пропорциональных и дрейфовых камер позволяет получить следуэощие преимущества: низкую стоимость канала изме рений аналоговых сигналов, высокую плотность компоновки блоков измерений, сокращение аналого-цифровых преобразователей при тех же разрешающей способности и динамическом диапазоне измерений значений амплитуд аналоговых сигналов в цифре.Формула и з о б р е т е и и я1, Аналоговое запоминающее устройство, содержащее матричный накопитель, информационные входы столбцов которого являются информационными входами устройства, преобразователь уровня сигналов, выходы которого соединены с тактирующими входамн матричного накопителя, первый сдвиговый регистр, первый выход которого соединен с входом преобразователя уровня сигналов, первый и второй элементы И, первые входы которых соединеньг с выходом генератора тактовых импульсов, третий элемент И, входы которого соединены с выходами первого и второго элементов И, выход третьего элемента И соединен с тактирующим входом первого сдвигового регистра, второй сдвнговьп регистр, ц 15(фй 1(ход котоР(зо ( (ц,п 1 11 г 1 Зг) . 1.Роо .)лемецтя 1о( Нциец г цер)ымлряц 1 ооцпц( Рх(цяц перл15 ц нторо с (У(11 ъИп)111(гОРР ) 3т 3(115 ты 1 г)ест 11 1)ыход ктороо сосдзп(ен г информа) Ъ5 Сц) Иым вход(И 1)торо го сдни гозо Горегистра, делитепь чягтотм, выходкоторого соединен с первым входометзертого .)3;емеитя И, ифс 5 рыяцион,г входы мультиплексорн сову(ииеци с Рыходд)(и мдтрцчисго дкопитепя,тр( тий сдпцгоный ре истр, ииформацио)иый Рхсд которого гоеЛинец свторо)м иХодом Рторо)о сдпигоногорЕГИгТ 1)д) РХОДЫ СбрОС 3 Сд 1)ИГНЫХ 15 рс Гцстрон объ(.3)ц(г 11 и яняются пер(нхояом ( про(:д угтр( й-тнд, выходы )фус ГИПЛЕКСОП(ЗР Ц.ЧЮТ( Ч )ЯХС)ДаМИчс тройстнд, цы:; ды 1 р(тьс Го спни ГовоГО РЕГЦСтРЯ Г( ( ЦЦГцс Рхс)ЯМЦ СТРОК )О 11(1 т 1)И 13 ОГО 11 яКР 11 ИТГИС 1)Х(д ГО 1 ерятор 1 тяктозых ц;Г. 511( я сое.ице)Р х110 м де цито и 1 ( я г тотоРхо ( бр(ц я которо)о Я 1:"т( Я входом сброся накопителя, о т и ц ч д ю - 25 щ е е с я те)1, что, с цс.пью упроще н, и цего внсце)3),1 дня триггера управления зяпис.(,ю, триггер управления чтением, пят)й эпемецт И, триггер определения чег-нг ет и Форин с 1)ОР т(,111 г 31 Г 13 Я по ) 1" х Д к тоРО Го ( огниен с 111(с)11 ц устянотзки единицы РТС)ПО 1 О 31 ТРГ" (1 О Г,1)5511 Х РЕГИСТ 1)01 1)хо)1 фР )л .тс 1(Я ИГц)лов сое Ц(.11 Г 1 ЬХОС( 1 Г 51,СЕ Г ) ЧП 1)Д НЛСИИ 3335 чтеццс 1 и нтг ым нОдом чет(Рртого элсмецтд И, 1;хол 1 ( тдцозки нуля триггегя уп 1 )1)чс)ц чт и(ем и второго ТР)гГ ( РД ЧРЯЛЦИЯ .1 ЯЦЦ( (.Ю СОЕПИНЕ)П с Рх)дом гбрс)со (ерноо слцигоного регигтря, второй 111)(од которого сое,ицен г информ,зИон 1)и входами пер- НОГО тРИГГЕРЯ чПРДВЛЕИЦЯ ЗЯПИСЬЮ И триггера опп(пе)е)ця чет- (ечет и с перв;з Рходом пятого элемента И, выход которогоедиными с информационным вхсдом триг(ср упрянзения чте - иием, второй 1;хсд 5(1 ог(5 зл(мента И СОЕДИЦЕЦ Г ПГРРЫМ ЬХОга)и ИИФОРМаццоццьи и хо)с) три , 1 еря РИ 1) (15 езения 5 П че-и(.чс(с, н 1 1 Р)"5 ход которого сое" дииец ( (111: 1) я 1:; 1)я Рходом второго тР и 1 ( с .И 1 Я) (5(1)15 з Я 11 с 1)о ) так ТН" рующие входы три(1.1)о 1 ., правления 1 ПИ( 15 С( 3 И(С РЬ)(ГРОМ 1 Г 1 ГРЭ55торя; я 1(тс 51;., л 51 (1,( г) с(, вход уста - 1 О)ЗКИ ИУЛ 5( (ЕГГ( СЦ 1 (.ЕРЯ УзРаВПЕЦИЯ ЗДЦИС).Ч(1)Я" 5( 51 Г 1,Р, 1(ХОДОМ сброся уст ,о ,)и вход пер.Рхолом уцр 11)лгиия зяци( ью мятричногс накопителя и Рыхолом первого трцггерд упрдРленця з)цисью, второй вход второго элемента И гоедицен с Рторьи входом упрдвлеция здписью мдтричцого цакопитслн и выходом второготриггера ура)Ия з(11 ис 1.о ) выходтРЕтЬЕГО СИГОРОГО РЕГИСтРа ГОЕ- дицсц с входом угтяцовки нуля триггера управления чтением.2, Угтройстно ио ц,1, о т л и ч д (о щ е е г и темчто мдтр 33 чньй накопитель выполнен иа ячейках ян аяо го во ц памя ти г. двойной блокировкой информации по входу и двойной выборкой по выходу и разделен Са две подматриь, н первой из кото)ых рдсполо)(ецо и/2 ячеек аналоговой памяти, а по второй - и ячеек аналоговой памяти. 3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что ячейка аналоговой памяти с двойной блокировкой инФормации на входе и двойной выборкой на выходе содержит входные кн)чи, ключ сброса, накопительный элемент иа конденсаторе, истоковые повторители, выходные ключи и генератор тока, выход которого соедине) с первым входом питания первого исто;оного повторителя, входы питания генератора тока и второй и третий входы питания первого истокового повторителя соединены с п 33 нами питания ячейки диалоговой памяти, информационный вход первого входного ключа является информационным входом ячейки аналоговой памяти, вход управления первого ключа является тактирующим входом ячейки аналоговой памяти, выход первого входного ключа соединен с нн(3)ормационным входом второго, управляющий вход которого является первым входом управления записью ячейки аналоговой памяти, выход второго входного клоча соединен с входом истокового повтор)Теля и одной из обкладок конденсатора, другая обкладка которого соединена с одной из оин питания, выход первого истокового повторителя соединен с входом второго, выход которого соединен с информационными входами первого и второго выходных ключей, управляющие входы которьп( являются входами управления чтеиц(зм я гйкиЙНОЛОГРЙОЯ ПамятиВЫХОД НТ 11(11 ПвыходнОГО клича являетс 51 нЧходомячейки аналоговой памяти, упраялян)1)НЯ вход кл)ча сброса является вхо,Дом разреения.обра)сения ячейки аналоговоЯ памяти, выход 1 торого вход(н г Ин(1 с(111 с(;с с(с тора, вход интасснторого истсск во)о повторителя соединен с одни иа )зхопов питания и(.рного,НОГО К)КЧ са С(с( Л 1;с( ВХОДОМ КЛ(С(сЗ С 6 РО СОРУИ)РН С ДРГссс са В.(ксси К(1 с сссКЛас)сссй гос(1(11535232 ЮЯИ ив,станитель Л,АмусьеваРед М,Ходанич Корректор С.Черни р Г.федот Заказ 3723ВНИИПИ Госуда Тираж одлисн нно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,10 роизв Тю3 П 1 твенного комитета по и 113035, Москва, Ж,етениямушская н открьггиям при ГКНТ СС д. 4/5

Смотреть

Заявка

4404095, 04.04.1988

ПРЕДПРИЯТИЕ ПЯ М-5631

БУШНИН Ю. Б, МАКАРОВ Г. П, ПУНЖИН Ю. Н, ТОКАРЧУК В. П

МПК / Метки

МПК: G11C 27/00

Метки: аналоговое, запоминающее

Опубликовано: 07.09.1991

Код ссылки

<a href="https://patents.su/5-1535232-analogovoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Аналоговое запоминающее устройство</a>

Похожие патенты