Стабилизатор переменного напряжения

(56) АвторскоУ 109247 бд клАвторскоеФ 1334117, кл он 9 и 10 ггеров 13 0 тока. тных эатдвух блонения анателя 1 на обраэоваКувин8.8)ельство СССР1/44, 1984.ьство СССР1/44, 1986,в 2."1(08 свидет С 05 Р и етел д 05 Р(57) ние относ м питания Изобрет сточник тся к вт радиоапп и а ным туры. Цель ширение фу зобретения являетс иональных возможно я ра стей путем обеспе фазного напр аппаратных з ения стаб трех зац жения пр тратах.Ц едения в нималь доститройст счет дв ГОСУДАРСТВЕННЫЙ НОМИТЕТ ИЗОБРЕТЕНИЯМ И ОТНРЫТИ ПРИ ГННТ СССРБИЛИЗАТОР ПЕРЕМЕННОГО НА регулирующих органов 16 и 17, двухбуферных регистров триггердвух главных регистров трии 14, двух датчиков 19 и 2При этом уменьшение аппарарат достигается введениемков 7 и 11 выборки и выполлого-цифрового преобразоватрех аналого-временных претелях, генераторе тактовых импульсов, двоичном счетчике и логическихэлементах ИЛИ и И. В результате такого выполнения схемы на выходе сумматора 5 появляется код, поступающина информационные входы всех буферных регистров триггеров 8, 9 и 10,но записывается лишь один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора 2. 3 ил,Изобретение относится к электротехнике, в частности к цифровым регуляторам трехфазного напряжения, иможет найти применение в цепях пита 5ния радиотехнических устройств с повышенными требованиями к качеству вы -ходного напряжения, а также в различных технологических установках с изменекяемым по требуемому закону вы 1ходными параметрами.Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности стабилизациитрехфазного напряжения при минимальных аппаратных затратах.На фиг,1 представлена блок-схемастабилизатора переменного напряжения;на фиг.2 - блок в схе аналого-цифрового преобразователя (АЦП); на фиг, 3 -блок-схема синхрониз атора.Стабилизатор состоит (фиг.1) изАЦП 1, синхронизатора 2, блока 3 ус:тавок, представляющего линейку контактных ключей или схему постоянногозапоминающего устройства (ПЗУ), вычитателя 4, представляющего двоичныйсумматор( с инверто,;,ми на одномвходе, двоичного сумматора 5, блока6 ограничения, состоящего из двухКБ-триггеров, блока 7 выборки, трехбуферных регистров триггеров 8-10,блока 11 выборки, трех главных регистров триггеров 12-14, трех регулирующих органов 15-17, состоящих изтрансформатора с первичной, вторичной обмотками и секциями регулировочных обмоток, датчиков 18-20 тока, входных 21 и выходных 22 выводов устройства,АЦП (фиг.2) состоит из трех аналого-временных преобразователей (АВП)23-25 интегрирующего типа, генератора 26 тактовых импульсов, двоичного счетчика 27 и логических элементов 3 ИЛИ 28 и 2 И 29.Синхронизатор (фиг.3) состоит изтрех формирователей импульсов напряжения (ФИН) - узла 30, циклического счетчика фаз (ЦСФ) 31, узла5032 сброса, узла 33 предварительнойустановки и формирователя 34 импульсов выборки, причем входы ФИН подключены к первому входу синхронизатора а их выходы - к первому выходу132 и 55синхронизатора, входы ЦСФ, узла 32 иформирователя 34 объединены и подключены к второму входу синхронизатора а их выходы - соответственно к5второму, третьему и пятому выходамсинхронизатора, выход узла 33 соединен с четвертым выходом синхронизатора.Стабилизатор работает следующим образом.Импульсом первоначальной установки с третьего выхода синхронизатора 2, формируемым при начальном включении, главные регистры триггеров 12 - 14 по входу установки в "0" устанавливаются в исходное нулевое состояние, что соответствует подключению всех секций регулировочных обмоток к первичной обмотке.При подаче трехфазного напряжения сети на шину 21 питания фазные напряжекия на шине 22 минимальны и равны 4Б - 0Вих. Ф сети.Фа%С Р 1 число витков первиччойобмотки;число витков регулировочной обмотки первой секции, соответствующейпервому члену двоичногостепенного ряда чисел;фазное выходное напряжегде ние;- фазное напряжение сети; - максимальный двоичныйкод на выходе главных регистров триггеров. напряжения со сдвигоми 11 сети. фМакс Фазные12120 (- -3 К) с выходной шины 22 по цепи обратной связи поступают натри входа АЦП 1. Поскольку в качестве АВП выбраны АВП двухтакткого интегрирующего типа, то в течение первых полупериодов фазных напряженийпроисходит заряд интегрирующих емкостей, скоростьнарастания напряжения на них пропорциональна величинам входных напряжений, Во вторые полупериоды происходит разряд данныхемкостей с постоянной скоростью, независящей от амплитуды напряжения,до которой они оказались заряженными. В результате на выходах АВП образуются информационные импульсы,длительность которых пропорциональнасредней за полпериода величине измеряемого фазного выходного напряжения,Работа АВП синхронизирована с сигка 5 153 лами датчиков напряжения, формируемыми в синхронизаторе 2, Далее полученные импульсы с трех АВП объединяются схемой 3 ИЛИ и поступают на вход двоичного счетчика, предварительно заполненного эталонными импульсами с генератора тактовых импульсов. На выходе счетчика образуется двоичный код, соответствующий длительности преобразуемого импульса с выхода АВП. Таким образом, осуществляется последовательное аналого-цифровое преобразование.Последовательность информационных импульсов поступает также на второй вход синхронизатора, где по их переднему фронту формируются сигналы сброса, которые обнуляют счетчик АЦП 1 и КБ-триггеры блока 6 ограничения, подготавливая их к последовательной обработке каждого информационного импульса.Текущий двоичный код К, образуемый на выходе счетчика АЦП 1,поступает на один из входов вычитателя 4, где иэ него вычитается код уставки К , поступающий на инверсный вход вычитателя, и полученная разность К- Ко подается на вход сумматора, на его др;гой вход через узел 11 выборки поступает код К , с выхода одноо из главных регистров триггеров. Причем выбор необходимого регистра, соответствующего обрабатываемой фазе, осуществляется сигналами выборки, Формируемыми. в синхронизаторе циклическим счетчиком фаз.Полученный на выходе сумматора код соответствует коду алгебраической суммы трех величин К- К о + + Кявляется результирующим кодом и одновременно поступает на информационные входы всех буферных регистров триггеров 8-10, но записывается лишь в один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора. С выхода буферного регистра триггеров в главный регистр триггеров информация заносится сигналами токовых датчиков, что позволяет исключить возможностьтоков короткого замыкания в регулировочных секциях при емкостном характере нагрузки,Таким образом, изобретение позволяет стабилизировать трехфазное напряжение, а при необходимости и шфазное, при минимальных аппаратныхформула изобретения Стабилизатор переменного напряжения, содержащий регулирующий орган, первый вход которого соединен с входным выводом, с первым входом аналого-циФрового преобразователя и первым входом синхронизатора, вход синхронизации аналого-цифрового преобразователя соединен с первым выходом синхронизатора, а информационный выход - с одним иэ входов вычитателя,другой вход которого соединен с выходом блока уставок, а выход под" ключен к одному из входов сумматора, выход которого соединен с информационным входом буферного регистра, триггеров, вход синхронизации которого подключен к второму выходу синхронизатора, а выход - к информационному входу главного регистра триггеров, вход установки в "О" которого подключен к третьему выходу синхронизатора, а выход соединен с входомФуправления регулирующего органа, блок ограничений, состоящий из двух КБ- триггеров, входы установки в "О" которых объединены и подключены к четвертому выходу синхронизатора и входу "Сброс" аналого-цифрового преобразователя, входы установки в "1" первого и второго КЫ-триггеров подключены соответственно к второму и третьему выходам сумматора, датчик тока, первый выход которого подключен к выходному выводу, вход датчика тока соединен с выходом регулирующего органа, а второй выход - с входом синхронизации главного регистра триггеров, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности стабилизации трехфазного напряжения при минимальных аппаратных затратах, в него введены два регулирующих органа, два датчика тока, два главных регистра триггеров, два буфернЫх регистра триггеров, два блока выборки, причем синхронизатор состоит иэ трех формирователей последовательности прямоугольных импульсов, сдвинутых на 120 , входы которых подключены к первому входу синхронизатора, а вы 10 15 20 25 30 35 40145 50 55 ходы - к его первому выходу, цикли 4435 6затратах вычислительного устройства.20 ч еского счетчика фаз, выход которого соединен с вторым выходом синхронизатора, блока Сброс", выход которого соединен с третьим выходом синхронизатора, блока предварительной установки, выход которого соединен с четвертым выходом синхронизатора, формирователя импульсов выборки, выход которого соединен с пятым выходом синхронизатора, а вход объединен с входами блока "Сброс" и циклического счетчика фаз и цодключен ,к второму входу синхронизатора, аналого-цифровой преобразователь состо 15 ит из трех аналого-временных преобразователей, входы которых подключены соответственно к первому, второму и третьему входам аналого-цифрового преобразователя, а входы синхрониэации - к входу синхронизации аналого-цифрового преобразователя, выходы аналого-временных преобразователей через элемент 3 ИЛИ подключены к первому входу элемента И 25 и первому выходу аналого-цифрового преобразователя, генератора тактовых импульсов, выход которого подключен к второму входу элемента И, выход которого подключен к суммирующему входу двоичного счетчика, выход кото-ого соединен с информационным выодом аналого-цифрового преобразоваеля, а вход установки в О - с вхоом Сбросаналого-цифрового пре 35 обраэователя, первый и второй входы первого блока выборки соединены соответственно с выходами КБ-триггеров блока ограничений; первый и второй выходы подсоединены соответственно к входам установки в 1" и в "Оипервого, второго и третьего буферных регистров триггеров, а вход выборки соединен с пятым выходом синхронизатора и входом выборки второго блока выборки, три входа которого подключены соответственно к выходам трех главных регис.тров триггеров, а выход соединен с вторым входом сумматора, входы синхронизациивторого и третьего буферных регист"ров триггеров подключены к второмувыходу синхронизатора, информационные входы подключены к выходу сумматора, а информационные выходы соединены соответственно с информационными входами второго и третьегоглавных регистров триггеров, входиустановки в "О" которых соединены стретьим выходом синхронизатора, авыходы соединены соответственно свходами управления второго и третьего регулирующих органов, выходы которых соединены соответственно свходами второго и третьего датчиков .тока, первые выходы которых соединены с выходным выводом, а вторые - с входам.;. синхронизации второго и третьего главных регистров триггеров соответственно, первые входывторого и третьего регулирующих органов соединены с входным выводом исоответственно с вторым и третьимвходами аналого-цифрового преобразователя и первым входом синхронизатора, второй вход которого соединенс первым выходом аналого-цифровогопреобразователя.1534435 Ж(И Аю 4 Составитель С.ЧернышРедактор О.Юрковецкая Техред Л.Сердюкова Корректор Т.Малец Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 41ВНИИПИ Государственног113035 Тираж 638 Подписноекомитета по изобретениям и открытиям при ГКНТ ССС Москва, Ж, Раушская наб., д, 4/5