Устройство для сопряжения источника и приемника информации

ОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 19) 4 С 06 Р 13/00 ИСАНИЕ ИЗОБРЕТЕНИЯ ИДЕТЕЛЬСТВУ К АВТОРСКОМ н о код време адресу, как входной инфо связанный вх дом устройст рмации, Узел зад одом с информац ва, формирует с етствующее БЗУ жки миси в со обес- аписи ин рмац однои ин ормаци временно из вточитывается, 1 выхода счетчика. О рого БЗУ информаци эап ф-лы 3 иле ная г. 3 зла эана ф боту зла эадерж поясняющие ма диаграммыдержки.Устрой 1) бу- ) 1 и рой, четой, девя реи тво содержитсминающие уэлпятый, второ ы (БЗ й вт апн рные з первьи тый, т етий, шестои ер ый и коммутатофратор 13 адржки, дешифчик 17 и ге ос2 апи ре ат истрзел триг.18 имз р 16, с льсое,оГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР 1(56) Авторское свидетельство Мф 1269144, кл. С 06 Е 13/00, 1985.Авторское свидетельство СССР В 108475, кл. С 06 Р 13/00, 1982. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства преобразования и буферизации данных в систе-. мах контроля, а также для сопряжения .ЭВМ с каналами связи. Цель изобретения - расширение функциональных возможностей путем обеспечения Фиксации времени поступления информации. Достижение цели обеспечивается введением в устройство, содержащее счетчик, триггер, дешифратор, два буферных запоминающих узла (БЗУ) и пять коммуИзобретение относится к вычислительной технике и может быть использовано в качестве устройства преобра зования и буферизации данных в систе мах контроля, а также для сопряжения ЭВМ с каналами связи.Цель изобретения - расширение фун кциональных возможностей устройства за счет обеспечения фиксации времени поступления информации.На фиг. 1 изображена блок-схема устройства; на Фиг2- функциональтаторов, регистра, шифратора адресазаписи, узла задержки и четырех коммутаторов. Триггер устроИстца за счетсвязи с выходом дешифратора устанавливает один БЗУ в режим записи, а другой - в режим считывания. Счетчикэтими же сигналами с дешифратора обнуляется и начинает счет с качала после окончания каждого цикла записи водно иэ двух БЗУ. Это позволяет рассматривать код на выходах счетчика,записываемый в БЗУ в конце каждой информационной посылки по определенному управления соответствующимирами, которые, в свою очередпечивают последовательностьУзел 14 задержки содержит (Фиг. 2)две линии задержки 19, 20, элементИЛИ 21 и расширитель импульсов 22.Устройство работает следующим об 5разом.Исходное состояние схемы определяется состоянием триггера 16: при состоянии выходов триггера 16 соответственно "01" БЗУ 1 находится в режиме Озаписи, БЗУ 2 - в режиме чтения. Присмене состояния выходов триггера 16на "10" режимы работы БЗУ 1 и БЗУ 2меняются.При этом в режиме записи в БЗУ 1 кинформационному входу коммутатора 5подключается его первый выход; информационный вход коммутатора 3 подключается к его входу-выходу; к выходукоммутатора 9 подключается его первый 20информационный вход; первый информационный вход коммутатора 7 отключаетсяот его выхода. Триггер 16 управляется дешифратором 5, который формируетуправляющие сигналы (Фиг, Зд) в соответствии с кодом на адресном выходеадресных разрядов регистра 12. Эти жеуправляющие сигналы являются сигналами обнуления для счетчика 17,В режиме записи в БЗУ (фиг. Зе)поступающее в регистр 12 адресно.-информационное слово запускает узел 14.На втором выходе последнего формируется импульс записи (фиг, Зб), которыйчерез открытый коммутатор 5 поступаетна управляющий вход первого БЗУ 1. Покоду, поступающему с адресного выходаадресных разрядов регистра 12, на выходе дешифратора 15 формируется сигнал, по которому триггер 16 устанав 40ливается в состояниеО, а счетчик 18 обнуляется и начинает новыйотсчет времени (Фиг. Зд, и), По кодамна выходах шифратора 13 Формируютсядва адреса: один - для записи входнойинформации в БЗУ 1, второй адрес фор 45мируется в случае необходимости записикода времени поступления этой информации. В случае, если какие-либо адресно-информационные слова не нужномаркировать кодом времени, то шифра 50тор 13 формирует для них на своем втором выходе адреса либо несуществующие,либо один общий для этих слов Фиксированный адрес, Аналогично, если нетнеобходимости фиксировать какие-либо55адресно-инФормационные слова, на вто 1ром выходе шифратора 13 формируютсялибо несуществующие адреса записи,либо один общий для этих слов фиксирования адрес,Адрес на запись информации поступает через открытые коммутаторы 8 и9 на адресный вход БЗУ 1Информацияс выхода регистра 12 через коммутаторы 1 О и (фиг. Зг) поступает на входвыход первого БЗУ 1 и записываетсяв него по поступающему адресу. Приэтом, на управляющих входах коммутаторов 8 и 10 - сигнал низкого уровня(фиг. 3 в), Затем на первом выходеузла 14 формируется управляющий сигнал (фиг. Зв), по которому к выходамкоммутаторов 8 и 10 подключаются ихвторые информационные входы. На входвыход первого БЗУ 1 при наличии адреса на втором выходе шифратора 13 поступает информация с выхода счетчи"ка 17, По второму импульсу записи совторого выхода узла 14 информация сосчетчика 17 записывается в БЗУ 1(фиг. Зг, фиг. Зи),По окончании управляющего импульса с первого выхода узла 14 коммутаторы 8 и 10 возвращаются в исходноесостояние. По следующему адресно-информационному слову каждого циклапри наличии адреса на втором выходешифратора 13 в первое БЗУ 1 заносится код со счетчика 17 времени поступления информации.Одновременно с записью информации в БЗУ 1 из БЗУ 2 производитсясчитывание информации (фиг. Зж). В режиме считывания из БЗУ 2 со второгоБЗУ 2 информационный вход коммутатора 6 подключен ко второму выходу;входвыход коммутатора 4,второй информационный вход коммутатора 7 и второйинформационный вход коммутатора 11соединен со своими выходами. Черезкоммутатор 6 со входа считывания науправляющий вход второго БЗУ 2 поступает сигнал считывания,Первый адрес считывания через коммутатор 11 поступает на адресный вход БЗУ 2. В соответствии с поступившим адресом на его выходе по сигналу считывания появляется информация, которая через коммутатор 4 и коммутатор 7 поступает на выход устройства.Управление переключением БЗУ 1, 2 осуществляется при поступлении адресно-информационного слова с фиксированным адресом, приводящего к сраба 15222 тыванию дешифратора 15 и переключению триггера 16. Состояние выходов 1триггера 16 изменяется на "01". При этом БЗУ 1 переводится н режим считывания, а БЗУ 2 - в режим записи5 (Фиг. 3 е, ж); к выходу коммутатора 9 подключается его второй информационный вход; вход - выход коммутатора 3 соединяется с его информационным ны О ходом; к выходу коммутатора 7 подключается первый информационный вход;информационный вход коммутатора 6 подключается к его первому выходу. Информационный вход коммутатора 5 подключается к его второму выходу; первый вход коммутатора 11 подключается к его выходу; информационный вход коммутатора 4 подключается к его входуныходу. Запись и считывание информа О ции происходит аналогично описанному выше.Формула изобретения1. Устройство для сопряжения источника и приемника информации содержащее счетчик, дешифратор, триггер, пять коммутаторов и два буферных запоминающих узла, причем выход дешифра- Зп тора соединен с входом триггера, пря" мой выход которого соединен с управляющим входом первого коммутатора, управляющим входом второго коммутатора и первым управляющим входом третьего коммутатора, инверсный выход триггера соединен с управляющими входами четвертого и пятого коммутаторов и вторым управляющим входом третьего коммутатора, первый информационный вход коО торого подключен к выходу первого.коммутатора соединенного входом-выходом с входом-выходом первого буферно-, го узла, управляющий вход которого соединен с первыми выходами второго и четвертого коммутаторов, вторые выходы которых соединены с управляющим входом второго буферного запоминающего узла, входом-выходом соединенного с входом-выходом пятого коммутатора, выход которого соединен с вторым информационным входом третьего коммутатора, выход которого является выходом устройства для подключения к информационному входу приемника информации, информационный вход четвертого коммутатора является входом устройства для подключения к выходу считывания приемника -информации, о т л и ч а -20ю щ е е с я тем, что, с целью рас" ширения функциональных возможностей эа счет обеспечения Фиксации времени поступления информации, н него введены четыре коммутатора, генератор импуль" сон, шифратор адреса записи, узел задержки и регистр, информационный вход регистра объединен с входом узла задержки и является входом устройства для подключения к информационному выходу источника информации, выход разрядан адреса регистра соединен с входом дешифратора и входом шифратора адреса записи, первый и второй выходы которого соединены саответственнб с первым и вторым информационными входами шестога коммутатора, выход которого соединен с первыми информационными входами седьмого и восьмого коммутаторов, управляющий вход соединен с управляющим входом девятога коммутатора и первым выходом узла задержки, второй выход которого соединен с информационным входам второго коммутатора, выход информационных разрядов регистра соединен с первым информационным входом девятого коммутатора выход которого соединен с информационными входами первого н пятога коммутаторов, .прямой и инверсный выходы триггера саедияены соответственно с управляющими нходамн седьмого и восьмого коммутаторов, выход которого соединен с адресным входом второ". го буферного запоминающего узла, второй информационный вход янляе еся входом устройства для подключения к выходу адресов считывания приемника инФормации и соединен са вторым информационным входом седьмого коммутатора, выход которого соединен с адресньэ входом первого буферного запоминающего узла, счетный вход счетчика соединен с выходом генератора импульсов, вход обнуления - с выходом дешиФратора, а выход - с вторым информационным входом девятага комкутатара. 2, Устройство па и, 1, а т л и ч а- ю щ е е с я тем, что узел задержки содержит дне линии задержки, элемент ИПИ и расширитель импульсов, причем входы линий задержки являются входом уэ"а и соединены с первым входом элемента ИЛИ, второй .вход которого соединен с выходом первой линии задержки; второй выход второй линии задержки со, ,единен с входом расширителя импульсов, выход которого и выход элемен 1522220та ИЛИ является соответственно первым и вторым выходами узла.1522220 Коды фдиРииСоставитель В. ВертлибТехред А.Кравчук Корректор Т. Пал Редактор А. Долини Заказ 6965/47 Тираж 6 о 8 ПодписноеВНИИПИ Государственного комитета по изобретя ням и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент" г. Ужгород, ул. Гагарина, 101