Цифровой синтезатор частот

Изобретение относится к рддиотех-нике и может использоваться н цифроных синтезаторах частот, основанныхна вычислении выборок синусоиды. 5Целью изобретения является расширение диапазона синтезируемых частот,Нд фиг.1 представлена структурнаяэлектрическая схема цифрового синтезатора частот; на фиг, 2 - пример Ореализации структурной электрическойсхемы синтезатора при числе каналов,равном четырем; на фиг,3 - Формы сигналон нл выходе накопителя кодов итактовом входе прототипа; на Фиг 4 - 15формы сигналов в различных точкахпредлагаемого синтезатора с четырьмяканалами.Цифровой синтезатор частот (Фиг.1)содержит накопитель 1 кода, блок 2 20памяти амплитуд, цифроаналоговый преобразователь (ЦАП) 3, Фильтр 4 нижних частот, выходную шину 5 устройства, опорный генератор 6, блок 7синхрОнизаЦии, коммутатор 8, умножитель 9, сумматор 10, нходную шину 11кода установки частоты, входную шину12 кода Формирования Фазоманипулированного сигнала и,И - 1 блоков 13 Фазового сдвига Блок 13 Фазового сдвига 30содержит Формирователь 14 весовогокоэффициента сдвига и сумматор-вычитатель 15.Принцип действия цифрового синтезатора частот (фиг,1) основан на .35одновременном Формировании кодов Иточек отсчета фазы синтеэируемого колебания дискретно сдвинутых друг относительно друга на определенную величину с последующим выбором кодов 40данных точек отсчета Фазы в определенной последовательности в Фиксированные моменты времени для получениятребуемой Формы выходного синтезируемого колебания. 45Синтезатор частот работает следующим образом,На шине 11 кода установки частотыустанавливается кодированное значение синтезируемой частоты К (код установки частоты), Это число поступает на вход умножителя 9 кодов, на выходе которого формируется код числа,равный К М, где М - число каналовустройства, 11 ри числе каналов М,равном 2 (и = 12,3,.) умножителькода представляет собой регистр сдвига кода К нд и разрядов н сторонуувеличения кола., Накопитель 1 кода с глктоной члстотой , = 1 /11, где частота опорного геперлторл б, осуще;тнляет накопление кодл К 11, н результате чего пл его выходе н каждый тактовый момент времени1/1, ( = О, 1, 2, 3 - целы числа) формируется код числа которое пропорционлльно Фазе синтезируемого колебания, Код К устанонки частоты одновременно поступает на входы Формирователей 14 весового коэффициента сдвига Иблоков 13 фазового сдвига,формирователь 14 весового коэффициентасдвига выполняет операцию умножения кода К устднонки частоты на постоянный коэффициент, равный номеру блока Фазового сдвига, в результате чего на его выходе образуются коды чисел, равные по каждому каналу соответственно К,2 К(И)К, которые в сумматорах-нычитателях 15 добавляются к выходному коду фазы накопителя 1 кодов, Таким образом, на выходе блоков 13 фазового сдвига в тактовые моменты времени Ст формируются Икодов чисел, пропорциональных Фазе синтеэируемого колебания, но смещенных относительно выходного кода накопителя 1 соответственно на К, 2 К ,(М)К. Выход накопителя 1 кодов и выходы Иблоков 13 фазового сдвига подключены к информационным входам коммутатора 8 иэ И в один. Коммутатор 8 с частотой синхронизации пропускает на выход И входных кодов таким образом, что за время Т, = М ф Т (время одного такта работы накопителя 1) на его выходе Формируется последовательность кодов чисел, соответствующая Фазовым точкам синтезируемого колебания: О, К, 2 К (М)К - в первый такт работы накопителя, ИК, (И+1)К, (И+2)К(2 М)К - во второй такт; 2 ИК, (2 И+1)К (3 И)К - и третий такт и т,д., т,е. на выходе коммутатора 8 н каждый тактовый момент времени С о = 1 Т ( = О, 1 2,3) происходит изменение кода фазы выходного синтеэируемого колебания на величину, равную коду частоты К, в то время как на выходе накопителя 1 кода информация меняется на величину ИК и только в моменты времени С, =.Г; Т= тоЧ. Следовательно, тактовая частота работы накопителя 1 кода в синтезаторе (Фиг,1)понижается в Я раз по сравнению с так 5 1570товой частотой работы накопителя кодов в прототипе,С выхода коммутатора Я код числа,пропорциональный Фазе синтезируемого5колебания, поступает на второй входсумматора 1 О, выход которого подкгпочен к входу блока 2 памяти амплитуд,Блок 2 представляет собой фаэосинусный преобразователь и осуществляетпереход от отсчетов кода Фазы к отсчетам кода амплитуды синтезируемого колебания, которые преобразуются в аналоговую величину, т,е, в, напряжениесоответствующей амплитуды в пифроаналоговом преобразователе 3. Ступенчатый сигнал с выхода АЛ 3 сглаживается фильтром 4,Сумматор 10 предназначен для Формирования Фазоманипулированных колеба ний при поступлении на его первыйвход с шины 12 соответствующего кодасдвига Фазы.Количество весовых коэффициентовсдвига, формируемых в блоке 13 фазавого сдвига Формирователем 14, можетбыть меньше чем 11-1 в случае конкретно выбранного числа каналов синтезатора, так как необходимое значениекодов Фазовых приращений в каждом ка- ЗОнале может быть получено путем комбинаций (сложение или вычитание) изчисла минимально сформированных коэффициентов сдвига, что существенно упрощает схемотехническую реализациюблоков 13 фазового сдвига.В четырехканальном (=4) синтезаторе (Фиг.2) блок 7 синхронизациипредставляет собой делитель частотына четыре, выполненный на обычномдвухраэрядном двоичном счетчике.Операция умножения кода К на четыре ина два осуществляется сдвигом кода наодин бит информации непосредственнона входах В накопителя 1 кода и входах В сумматоров на втором и третьемблоках 13 Фазового сдвига. Формирователь 14 Фазового сдвига третьего блока 13 выполнен на сумматоре, в результате чего обеспечивается весовойкоэффициент сдвига в данном канале,равный ЗК, Фиг. 3 и 4 иллюстрируютработу синтезатора (Фиг.2) для Р2" = 16 при К = 3, Из сопоставительного анализа фиг,З и 4 следует,что при синтезировании одной и тойже частоты (одинаковое изменение кодов Фазы выходного колебания Фиг.Заи 4 д) тактовая частота работы нако 16 бпителя 1 кодов по схеме Фиг,2 в четыре раза меньше тактовой частоты работы накопителя кодов (Фиг.Зб и 4 ж)в прототипе.В известном синтезаторе частот максимальная выходная частота ограничена быстродействием накопителя кодов, поскольку код на выходе накопителя изменяется с тактовой часто - той, равной частоте опорного генера - тора. Как следует из временных диаграмм на фиг.З и 4, в 1-канальном синтезаторе (И = 4) частота работы накопителя равна г /И, Следовательно, в предлагаемом синтезаторе выходная частота может быть увеличена в соответствующее число раэ по сравнению с выходной частотой известного син- . тезатора за счет повышения частоты синхронизации устройства , при сохранении тактовой частоты работы накопителя кодов и шага перестройкивыходной частоты д ц= Г /В (Б емкость накопителя, равная 2 , где ш - количество двоичных разрядов),ф о р м у л а и э о б р е т е н и я1, ифровой синтезатор частот, содержащий накопитель кода, сумматор, блок памяти амплитуд, опорный генератор, блок синхронизации, причем вход кода Фаэоманипулированного сигнала синтезатора подключен к первому входу сумматора, выход которого подключен к адресному входу блока памяти амплитуд, выход которого подключен к выходу синтезатора, выход опбрного генератора подключен к входу блока синхронизации, выход которого подключен к входу синхронизации нако пителя кодов, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона синтезируемых частот, в него введены 1-1 блоков фазового сдвига, где И - число каналов синтезатора, умножитель и коммутатор, причем вход кода установки частоты синтезатора подключен к входу умножителя и к входам кода установки частоты Иблоков Фазового сдвига, выход умножителя подключен к входу накопителя кода, выход которого подключен к первому информационному входу коммутатора и входам кода фазы Иблоков Фазового сдвига, выходы которых подключены к соответствующим с второго по И-й информационным входам коммутатора,117 й 1 РГ. Р уюокаьтфю Э С У Ю 9 Ю О фг о ю фХ выход которого подключен к второмувходу сумматора, группа выходов блока синхронизации подключена к управляющим входам коммутаторв. 12. Синтезатор частот по п.1, о тличающийся тем, чтоблок фазового сдвига содерюит формирователь весового коэффициента сдвига и сумматор-вычитатель, причем .вход формирователя весового коэффициентасдвига подключен к входу кода установки частоты блока, выход формирователя весового коэффициента сдвигаподключен к первому информационномувходу сумматора-вычитателя, второйинФормационный вход которого годключен к входу кода фазы блока, выход 10 сумматора-вычитателя подключен к выходу блока,ставитель С.Курошхред Л.Олийнык орректор Т.Пал 10 рковецкая акт Заказ 6390/50 Тираж 668 Подписно Производственно-иэдательский комбинат "Патент", г. Ужгород, ул. Гагарина,НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж) Раушская наб., д. 4/5