Частотно-фазовый детектор

(71) Центральное коро Госстандарта 8струк ское б 8) тельст 9/1 О,льство 9/06, СССР975.ССР5,05.7 Й ДЕТЕКТосится л,импульс СО ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗ К АВТОРСКОМ,Ф СВИДЕТЕ(57) Кзобретение от 1515359 А 1 БРЕТЕНИЯ ТВУ нои технике и может быть использованов системах частотно-фазовой автоподстройки частоты. астотно-фазовыйдетектор содержит двуполярный источник 3 опорных напряжений, ключи 6-8,генератор 4, блок 5 выборки и хранения, формирователь 1 импульсов управления преобразованием разности частот.Введение в частотно-фазовый детекторформирователя 2 импульсов управленияпреобразованием разности фаз и ключа9 позволяет расширить его функциональные возможности путем формированиявыходного напряжения, зависящего и отразности фаз входных сигналов. 3 и1515359Изобретение относится к импульсной технике и может быть использовано в системах частстно-Фазовой автоподстройки частотыЦелью изобретения является расширение функциональных возможностей путем формирования выходного напряжения, зависяшего лополнительно от разности фаз входных сигналов. 10На фиг,1 приведена функциональная схема частотно-фазового детектора; на Фиг,2 и 3 - временные диаграммы его работыЧастотно-фазовый детектор содержит 15 формирователь 1 импульсов управления преобразованием разности частот, формирователь 2 импульсов управления преобразованием разности фаз, двуполярный источник 3 опорных напряжений, 20 интегратор 4 блок 5 выборки и хранения, ключи 6 - 9 и выходные шины 10 и 11 двуполярного источника 3 опорных напряжений, при этом выходная шина 10 источника 3 опорньх напряжений соединена через ключ 6 с первым входом интегратора 4 а выхорная шина 11 источника 3 опорных напряжений через ключи 7 и 9 - с вторым и четвертым входами интегратора , выход кот. го З30 соединен с входом блока 5 выбог.: и хранения ныхол которого соединен с выходной шиной и через ключ 8 с третьим входом интегратора 4, причем входы формирователя 1 импульсов управления преобразованием разности частот соединены с входными шинами, первый выход - с управляющим входом ключа 6 и первым входом формирователя 2 импульсов управления преобразованием разности Фаз, второй выход - с управляющими входами ключей 7 и 8, а третий вьход - с управляющим входом блока 5 выборки и хранения, Управляющий вход ключа 9 соединен с выходом формирователя 2 импульсов управления преобразованием разности фаз, второй вход которого соединен с вторьм входом Формирователя 1 импульсов управления преобразованием разности цастотФормирователь 1 импульсов управления преобразованием разности частот может быть выполнен на триггерах 12 16, элементах И-НЕ 17 и 18 резисторе 19 и конденсаторе 20, при этол С-вхор триггера 12 соелинен с входной шиной 21 устройства, инверсный выход - с С-входом триггер 14 и первьм нхорсм элемента И-НЕ 17, а прямой выход с первым входом элемента У-НЕ 18,второй вход которого соединен с прямым выходом триггера 14 и вторым вхо.дом элемента У-НЕ 17, выход которогосоединен с С-входами триггеров 15и 16, Прямой выход триггера 15 соединен с обшей шиной через включенныепоследовательно резистор 19 и конденсатор 20, объединенные выводы которыхподключены к Р-входу триггера 15,прямой выход которого соединен с5-входом триггера 16, вьход которогосоединен с К-входом триггера 13, Свход которого соединен с второйвходной шиной 22 устройства, Первыйвыход формирователя 1 импульсов управления преобразованием разностичастот соединен с выходом элементаИ-НЕ 18 и выходной шиной 23, второйвыход - с прямым выходом триггера 13и выходной шиной 24, а третий выходс выходом элемента И-НЕ 17 и выходнойшинои 25.Формирователь 2 импульсов управления преобразованием разности фаз может быть выполнен на триггере 26 иэлементе И-НЕ 27 выход которого подключен к управляющему входу ключа 9,а входы - к шине 23 и выходу триггера26, С-вход которого соединен с шиной22 устройства,Интегратор 4 может быть выполнен наоперационном усилителе 28 с конденсатором 29 в цепи отрицательной обратной связи и суммирующими резисторами30 - 33 на входе.Блок 5 выборки и хранения можетбыть выполнен на соединенных последовательно ключе 34, резисторе 35 иконденсаторе 36, объединенные выводыпоследних подключены к входу повторителя на операционном усилителе 37при этом управляющий вход ключа 34соединен с шиной 25, вход клюца 34с выходом интегратора 4, второй вывод конденсатора 36 - с общей шиной,а выход усилителя 37 - с выходнойшиной устройства.Рассмотрим работу детектора приподаче на шину 21 импульсов опорнойчастоты Г, а на шину 22 - импульсовподстраиваемой частоты - Г . Работазависит от соотношения частот. НаФиг,2 приведены диаграммы для случаяравенства частот: Г,=-Е , соответствующего синхронизму в системе частотнофазовой автоподстройки частотымпульсы на шине 21, следуюшие с частото Г, (фиг.2,а), делятся на 2 триггером 12 (фиг,26) по положительным перепаран выходного напряже 5 ния которого происходят переключения триггера 14 (фиг,2,ю), Период этого напргжения, имеюший рлительность 4 Т, = =4/Г задает время цикла, соответствуюшее интервалу с, (фиг.2,з), 1 О На выходе элемента 17 выделяются периодические импульсы, упраеляющие выборкой (фиг.2) их временное положение соответствует интервалу 110 с,т, в первом цикле рлительностью Т, = =1/Г. На выходе элемента 18 выделяются смежные импульсы той же длительности Т,=1/Г, несущие информацию с о частоте Г, временное положение соответствует интервалу , т,1, в пер О вом цикле (фиг,2,е), Для выделения интервалов, несущих информацию о частоте следования импульсов Г используются триггеры 13, 15 и 16, По положительному перепаду выхорного напряженил элемента 17 на выхоре триггера 15 в каждом цикле формируется корот" кий импульс (фиг,2.), /1 о поступления этого импульса триггер 16 был установлен в нулевое положение, при этом 30 напряжение на его прямом выходе имело низкий уровень, соответствуюший О" . Поступаг, на Е-вход триггера 13, это напряжение члерживает его от переключений. Поспе поступления импульса на Б-вход триггера 16 последний переклю- З 5 чается в 1", блокировка триггера 13 прекращается, он начинает переключаться импульсами, поступаюшими на С-вход триггера 13. После второго переключения на выходе триггера 13 формируется положительный перепад напряжения 1(фиг.2) под рействием которого триггер 16 возвращается е исходное нулевое положение, при котором триг гер 13 блокируется. Р результате на выходе триггера 13 формируются импульсы длительностью Т.=1/Г несушие информацию о частоте Г их временное положение соответствует интервалу Пс,т е первом цикле. фазовые интервалы выделяются с помошью формирователя 2. Импульсы с шины 22, поступая на С-вхор триггера 26, переключают его, вызывая формирование прямоугольного напряжения (фиг.2,к), кото 55 рое поступает на вход элемента 27, на другой вход которого поступает напряжение с выхора элемента 18 формирователг, 1, На выходе:л; мента 27формируются импульсы временное положение которых соответствует фазоеому интервалу П е первом цикле, 1 хчастота составлгет половину от макси -мально возможной,Под действием импульсое управленияпроисходит протекание токов перезаряда конденсатора интегратора, что вызывает формирование выходного наг ряжения интегратора, Е интервале Г,первого цикла отпирается ключ 6, винтервале 1, - ключи 7 и с, а в интервале 1 - ключ 9, Это вызываетпротекание токов перезвряра; в интервале Б, - тока 1-.-Г/Е., протекающего в цепи первого вхога пор рейст.ием напряжения , выхода 11: сточника 3, е интервале 1; - тока 1,== - П,/Р., протекающего в цепи второговхода под рейстеием напряжениявыхода 10 источника 3 и -ока обратнойсвязи 1 о с - . р, /. 0протекаюшего ецепи третьего входа пор действием еыхорного напряжения реектора, в интервале 1;, - тока 1= - Г/П греВ Р, Ги Рсопрот еления резисторов 3 С, 31, 33 и 32 соответственно,/1 ля диаграмм фиг,2 фо"м роеани;. н иряжения интегр, тора вс сзторомпоследуюших циклах происходит аналогичнорассмотренному. Р интергале , когратоки перезаряра отсутствуют, напргжение интегратора не меняется, Гра"ик(фиг,2 м) имеет плоский уасток, происхорит вь борка, импульсом упэавлелияс шины 25 отпираетсг кгюч 34, конденсатор 36 заряжается ро максимальногозначения выхорнсго напря ения интегратора, а через усилитель 37 это -ап.ряженис поступает на еыхор детектора,Работы схемы при Г. Г . поясняетсяс помошью диаграм фиг.3 рля слу аяГ, Г . детектор предназначен рлг работы при соотношении частот ,/:,) 05.Формирование интервалов времениЦ и 1., рлительностью е = Г =.1/Г, произеорится триггерами 1 и 14 и логическими элементам 17 и 18 так же, как в предыдущем сгу ае. /лительност ь цикла преобразоеаниг по-прежнему рав - на 4 Т,=4/Г . Прнако временное положение интервалов гремени 1., е отличие от предыдушего меняетсг от цикла к циклу, при этом интервал (, кажрого цикла, когда напряжение , нтереала не меняетсг, используется для выборки.гаксимальное значение напряжения интегратора и выходное напряжение детектора (Фиг.3, н) также меняются от цикла к циклу, Если разность частот невелика, выходное напряжение имеет переменную составляюшую треугольной формы. В результате на выходе детектора формируется напряжение, имеюшее две составляюшие, одна из которых зависит от разности частот другая от разности фаз, Сигнал установки в "0" триггера 16 используется в случае, когда из-за большой длительности интервала Б триггер 13 не успевает переключиться своевременно.Предлагаемый частотно-фазовый детектор превосходит по быстродействию известные. Это позволяет при его применении улучшить качество систем ЧФАП. Его быстродействие при преобразовании разности частот и разности фаэ практически такое же, как и при применении отдельных частотного и фазового детекторов, Система ЧФ 1 П с предлагаемым детектором имеет одинаковые характеристики с системой, содержащей оба детектора и сумматор. В этом случае применение предлагаемого устройства позволяет уменьшить объем ЧФСИ, упростить конструкцию и повысить надежность системы ЧФГП в целом,формула и зобрет енияцастотно-фазовый детектор, содержащий двуполярный источник опорных напряжений, первый выход которогосоединен через пергый ключ с первымвходом интегратора, а второй выход 5через второй ключ - с вторым входоминтегратора, третий вход которого через третий ключ соединен с выходнойшиной и выходом блока выборки и хра 1нения, вход которого соединен с выхо 1 и дом интегратора, и формирователь импульсов управления преобразованияразности частот, входы которого соединены с входными шинами, первый вы 15ход - с управляющим входом первогоключа, а второй выход - с управляющими входами второго и третьего ключей,о т л и ч а ю щ и й с я тем, что,с целью расширения функциональныхвозможностей, в него дополнительновведены формирователь импульсов управления преобразованием разностифаз и четвертый ключ, при этом первыйвход формирователя импульсов управле ния преобразованием разности фаз соединен с первым выходом формирователяимпульсов управления преобразованиемразности частот, второй вход - с второй входной шиной детектора, а вы"ход - с управляюшим входом четвертогоключа, вход которого соединен с первым выходом двуполярного источникаопорных напряжений, выход - с четвертым входом интегратора, а управляющийвход блока выборки и хранения соеди"нен с третьим выходом формирователяимпульсов управления преобразованиемразности частот.4/ писно осудар л. Гагарина, 101Производственно-издательский комбинат Патент , г. Уж ЗаказВНИИПИ Тираж 884венного комитета113035, Москва,изобретениям и от5, Раушская наб.,тиям при ГКНТ ССС4/5