Устройство для управления обменом информацией

(57) лительн исп рядный Р =М 1 Р - раз вычисли ачено для, вычисли- осущестк об ей е функ ци 1) вх ввода,М-раз 4, где анных,И 29, суммвую группмутатор 3мяти, каждузлов п выход 6 ка ввод од 8 ра вывода,он 34 паержит К из кото амяти. 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТ 1 1 РЫТИЯМПРИ ГКНТ СССР РОИСТВО ДЛЯ УПРАВЛЕНИЯИНФОРМАЦИЕЙбретение относится к вычий технике и предназначенользования в асинхронных в Изобретение относится ктельной технике и предназниспользования в асинхронных.тельных системах, в которыхвляется независимый доступ щмногосекционной памяти от источни приемников информации.Цель изобретения - повышение бродействия устройства.На чертеже представленанальная схема устройства,Устройство содержит (фиг.1,тактовый вход 2 признакавход 3 признака конца вводарядный информационный входМ - разрядность вводимых двыход 5 разрешения ввода,разрешения установки признавход 7 признака вывода, выхрешения установки признакавход 9 признака конца вывода, Р-ра числительных системах, в которых о уществляется независимый доступ кобщей многосекционной памяти от источников и приемников информации.Целью изобретения является повышение быстродействия, Устройство содержит группу блоков памяти, коммутаторданных, коммутатор адресов коммутатор выбора блока памяти, шифратор,сумматор, счетчик выбора блока памяти,счетчик занятости, счетчик адресовввода, счетчик адресов вывода, дватриггера, две группы элементов И,два элемента И, пять элементов ИЛИ,элемент НЕ, 1 ил,информационный выход 1 О,, К = 2 , Н = 0,1,2, где рядность выводимых данных, выход 11 разрешения вывода, элемент НЕ 12, второй триггер 13, кольцевой сдвиговый регистр 14, счетчик 15 гдр сов ввода, пятый элемент ИЛИ 16, коммутатор 17 адресов, коммутатор 18 выбора блока памяти, первый триггер 19, счетчик 20 адресов вывода, второй элемент ИЛИ 21, второй элемент И 22, четвертый элемент ИЛИ 23, счет чик 24.занятости, первый элемент ИЛИ 25, первый элемент И 26, третий элемент ИЛИ 27, счетчик 28 выбора блока памяти, вторуюгруппу элементоватор 30, шифратор 31, перу из Л элементов И 32, ком данных и Л блок3 150821Устройство работает следующим образом,В начальный момент производитсяустановка триггеров 13 и 19, счетчиков 15, 20, 24 и 28 в нулевое состояние, кольцевого сдвигового регистра14 в состояние единичного потенциалана первом выходе и нулевого во всехостальных Квыходах (цепи установки 10гна схеме не указаны). При этом навыходах 5, 6 и 8 устройства формируются нулевые уровни, разрешающиеобращение к устройству. Установкасчетчиков 24 и 28 в нулевое состояние 15приводит к подаче на выходы сумматора 30 нулевых кодов, при этом нанулевом выходе шифратора 31, преоб-разующего двоичный код в унитарный,формируется единичный сигнал, который устанавливает режим записи в первом блоке 34,1 памяти во время действия положительных импульсов навходе 1 устройства,Ввод информации в устройство производится М-разрядными словами, а вывод информации - Р-.разрядными словами,.причем Р = МК, где К = 2 , Н =н0,1,2 Управление процессамиввода и вывода Осуществляется тактовой частотой по входу 1, при "1"ввод, при "0" - вывод,При наличии свободных блоков 34памяти (на выходе 5 устройства -нулевой потенциал) на информационномвходе 4 устанавливается входная информация, а на вход 2 подается стро-бирующий отрицательный сигнал, длительность которого равна циклу записи данных в блок 34 памяти, В момент 40действия стробирующего сигнала признака ввода на входе 2 производится,установка триггера 13 в единичноесостояние. При этом на выходе 6 устройства формируется единичный сиг-"нал, запрещающий смену входной инФормации и установку следующегостроб-сигнала признака ввода, Еслистроб-сигнал признака ввода формируется в начале или середине единичногоимпульса записи на входе или во вре 50мя действия импульсов чтения (нулевой сигнал) на входе 1, то установкатриггера 13 в нулевое состояние осу"ществляется ближайщим отрицательным,55фронтом тактового импульса, При этомна выходе 6 разрешения установкипризнака вывода формируетсянулевойпотенциал, разрешающий изменение ин 9 4формации на входе 4 и установку следующего стробирующего импульса на входе 3, а задним фронтом единичного сигнала с выхода триггера 13 производится сдвиг в кольцевом сдвиговом регистре 14, задающем узел (34.1.1 - 34,1,К) памяти, в который будет вводиться информация по данному адресу первого блока 34 памяти. Если строб-сигнал признака ввода формируется во время отрицательного перепада на тактовом входе, то установка триггера 13 в нулевое состояние осуществляется отрицательным фронтом тактового импульса, следующего после окончания строб-сигнала признака ввода.Время действия сигнала на входах разрешения блоков 34 памяти определяется длительностью импульсов на входе 1 устройства и на выходе триггера 13 и в любом случае не может быть меньше длительности сигналов признака ввода, определяющих длительность цикла записи.Количество разрядов кольцевого сдвигового регистра 14 равно К, при этом единичный сигнал в каждый момент времени может быть сформирован только на одном выходе, поэтому во время положительных импульсов на входе 1 устройства сигнал разрешения может быть подан только на один из К узлов 34.1,1-34,1,К памяти первого блока 34 памяти. Каждый блок 34 памяти содержит,К узлов памяти разрядностью М каждый, запись инфермации в узлы 34.1.1-34 .1,К во время цикла ввода производится через коммутаторы 33.1- 33 К данных поочередно по сигналам разрешения с выхода коммутатора. 18, При записи информации по данному адресу в .узел 34.1.К на К-выходе кольцевого сдвигового регистра 14 формируется единичный сигнал, задним фронтом которого увеличивается на единицу содержимое счетчика 15 адресов ввода таким образом следующее М-разрядное слово будет записано в узел 34,1,1 первого блока 34 памяти, но по следующему адресу.В момент .окончания цикла записи массива в первый блок 34 памяти на входе 3 формируется сигнал признака конца ввода, который увеличивает содержимое счетчика 24 занятости на единицу. Это приводит к тому, что слеДующий массив данных в циклах35 ства.Импульс с выхода триггера 19 поступает на К первых входов коммутатора55 1 8 и во время цикла вывода на все К входы выборки блоков 34 памяти подается сигнал разрешения, таким обра 5 150821ввода будет записываться во второйблок 34 памяти, так как единичныйсигнал в циклах ввода будет формироваться на втором выходе шифратора 31.Если длина записываемого массивабольше емкости одного блока 34 памяти,то в момент заполнения емкости одного блока 34 памяти на выходе переполнения счетчика 15 формируется сигнал,10который через элемент И 1 И 23 поступает на вход счетчика 24 и увеличивает его содержимое на единицу, Вслучае равенства длины записываемогомассива и емкости блока 34 памяти сцелью исключения двойного срабатывания счетчика 24 введена блокировкавхода 3 за счет формирования нулевого сигнала на выходе элемента ИЛИ16, поступающего на второй вход элемента И 22, Занятиехотя бы одногоблока 34 памяти массивом данных характеризуется наличием единичного сигнала на выходе 11 и указывает на необходимость вывода данных из занятогоблока 34 памяти.Процесс вывода данных осуществляется следующим образом,Во время цикла вывода (нулевойсигнал на входе 1) выходы данныхвсех К узлов 34 данного блока памятичерез коммутаторы 33,1-33.К данныхподключаются к выходу 10 устройстваВыходы элемента И 29 заблокированы,поэтому номер блока 34 памяти определяется кодом счетчика 28. Послезаписи массива данных в первый блок34 памяти на входы шифратора 31 вциклах вывода будет поступать нулевой код т.е. вывод будет осущест -вляться из первого блока 34 памяти,В момент поступления сигнала на вход7 осуществляется установка триггера19 в единичное состояние. Если признаквывода с входа 7 устройства поступаетв середине цикла вывода или ввода),то сброс триггера 19 осуществляетсязадним фронтом сигнала вывода, еслипризнак вывода поступает в моментизменения режима, то сброс триггера19 осуществляется задним фронтомсигнала по входу 1, следующего послеокончания сигнала на входе 7 устрой 9 6эом, все К узлов 34 выбранного блока памяти одновременно считывают информацию на выход 1 О устройства, При этом данные стробируются сигналом с входа 7 устройства, Задним фронтом сигнала с триггера 19 содержимое счетчика 20, задающего адрес ячейки вывода блока 34 памяти, изменяется на единицу,аличие единичного сигнала на выходе 8 служит запретом установки следующего сигнала признака вывода на входе 7В момент окончания вывода данных из данного блока 34 памяти на вход 9 поступает сигнал, увеличивающий содержимое счетчика 28 и уменьшающий содержимое счетчика 24 на единицу, Зто означает, что чтение следующего массива будет осуществляться из следующего блока 34 памяти, Если длина выводимого массива больше емкости одного блока 34, то в момент переполнения емкости счетчика 20 на выходе переполнения данного счетчика формируется сигнал, который изменяет содержимое счетчиков 24 и 28. Если все блоки 34 памяти оудут заняты, то на выходе переполнения счетчика 24 выход 5 устройства) сформируется сигнал, который запретит ввод очередного массива данных, пока не освободится хотя бы один блок 34 памяти. Емкость счетчика 28 равна числу блоков 34 памяти. После чтения массива данных из последнего блока 34,Л осуществляется обнуление счетчика.28, т.е, чтение. следующего массива данных будет осуществляться из первого блоха 34,1 памяти.Сумматор 30 выполняется следующим образом, Если число блоков 34 памяти кратно 2 , где И = 1,2,3, то сумНматор 30 является сумматором по модулю два. В общем случае модуль суммирования определяется числом блоков 34 памяти, Например, для десяти блоков 34 памяти сумматор 30 является десятичным сумматором.Формула изобретенияУстройство для управления обменом информацией, содержащее группу блоков памяти, коммутатор данных, сумматор, шифратор, счетчик выбора блока памяти, счетчик занятости, счетчик адресов ввода, счетчик адресов вы 1508219вода, коммутатор адресов, два триггера, пять элементов ИЛИ, два элемента И, элемент НЕ, причем группыинформационных входов и выходов коммутатора данных образуют группы вхо 5дов и выходов устройства для подключения соответственно к группам информационных выходов и входов ЭВМ,выход переполнения счетчика занятости является выходом устройства дляподключения к входу разрешения вво- .да ЭВМ, выход первого элемента ИЛИсоединен с информационным входом первого триггера и является выходом 15устройства для подключения к вхбдуразрешения вывода ЭВМ, выход второготриггера является выходом устройствадля подключения к входу разрешенияустановки признака ввода ЭВМ, выход 20первого триггера соединен со счетнымвходом счетчика адресов вывода иявляется выходом устройства для.подключения к входу разрешения установки признака вывода ЭВМ, первый вход 2 эпервого элемента И является входомустройства для подключения к выходупризнака конца вывода ЭВМ, первыйвход второго элемента И соединен сустановочным входом счетчика адресов 30ввода и является входом устройствадля подключения к выходу признакаконца ввода ЭВМ, вход элемента НЕсоединен с нулевым входом первоготриггера, с управляющим входом коммутатора адресов, с управляющими входами коммутатора данных, с входамизаписи-чтения блоков памяти группы иявляется входом устройства для подключения к тактовому выходу ЭВМ, единичный вход второго триггера и синхровход первого триггера являютсявходами устройства для подключениясоответственно к выходу признака ввода ЭВМ и к выходу признака выводаЭВМ, при этом группы информационныхвходов-выходов коммутатора данныхсоединены с информационными входамивыходами блоков памяти группы, адресные оды опор сдинены с группой информационных выходов коммутатора адресов, первая группа информационных входов которого соединена сгруппой выходов счетчика адресов вывода с с группой входов втоРого элемента ИЛИ, выход которого соединен свторым входом первого элемента И,выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом вычитания счетчика занятостии со счетным входом счетчика выбора блока памяти, группа выходов которого соединена с первой группой информационных входов сумматора, группа информационных выходов которого соединена с группой информационных входов шифратора, группа входов первого элемента ИЛИ соединена с группой выходов счетчика занятости, вход сложения которого соединен с выходом четвертого элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом пятого элемента ИЛИ, группа входов которого соединена с второй группой информационных входов коммутатора адресов и с группой выходов счетчика адресов ввода, выход переполнения которого соединен с вторым входом четвертого элемента ИЛИ, второй вход третьего элемента ИЛИ соединен с выходом переполнения счетчика адресов вывода, выход элемента НЕ соединен с нулевым входом второго триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены кольцевой сдвиговый регистр, коммутатор выбора блока памяти, две группы элементов И, при этом разрешающие входы блоков памяти группы соединены с соответствующими выходами элементов И первой группы, первые входы которых соединены с соответствующими выходами шифратора, разрядные входы элементов И первой группы соединены с соответствующими разрядными выходами коммутатора выбора блока памяти, управляющий вход которого соединен с первыми входами элементов И второй группы и с управляющим входом коммутатора адресов, выход первого триггера соединен с первой группой информационных входов коммутатора выбора блоков памяти, вторая группа информационных входов которого соединена с группой выходов кольцевого сдвигового регистра, выход старшего разряда которого соединен со счетным входом счетчика адресов ввода, установочный вход которого соединен с установочным входом кольцевого сдвигового регистра, вход сдвига которого соединен с выходом второго триггера и с вторыми входами элементов И второй группы, третьи входы и выходы которых соеди10 1508219 Составитель С.Пестмаледактор А.Огар Техред А.Кравчук .Корре Т.Палий Заказ 5542/51 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж; Раушская наб., д. 4/5 стванно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,1( Прои иены соответственно с группой выходов счетчика занятости и с второйгруппой информационных входов сумма 1 тора, установочный вход счетчикаадресов вывода соединен с первымвходом первого элемента И.