Умножитель числа импульсов

.Щ 1333 л 3 ПИСАНИЕ ИЗОБРЕТЕНИ К 21 05 введения дешифрато 7 я и задатчиния выпол тельно соедие того, устГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ П(НТ СССР РСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР В 1067595, кл. Н 03 К 5/156,11,04,80Авторское свидетельство СССР 9 1251321, кл, Н 03 К 23/00,11.11.84 (54) УИНОЖИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ (57) Изобретение относится к устройствам вычислительной и измерительной техники и может быть использовано для образования умноженных на целочисленный коэффициент суммы входных импульсов. Цель изобретения - сокращение времени подготовки к работе -2достигается в результатеблоков 3,-3 элементов Иров 5-5, элемента ИЛИка 6 коэффициента умножененного в виде последованенных декад 6-6, Кромройство содержит входную шину 1, (К)г-отводную, где К - основание, счисления, линию 2 задержки, блоки 4,-4 элементов ИЛИ, элементы ИЛИ 7, -7счетные декады 8 -8, триггеры 9,-9 элементы И 10 -10, счетные декады 11,-11)1 переполнения и входы последовательной 12 установки и параллельной 13 установки коэффициента умножения, а также выход 14 2 ил.458 4Каждый блок 3,-3 вентилей содержит девять элементов И 15 - 15 пер 9 1 О 15 20 25 30 35 40 45 50 55 3 1499Изобретение относится к импульснойтехнике и может быть использованов устройствах вычислительной и измерительной техники для образования ум 5ноженных на целочисленный коэффициентсуммы входных импульсов.Цель изобретения - сокращение времени подготовки к работе.На фиг. 1 приведена электроннаяструктурная схема умножителя числаимпульсов; на фиг,2 - электрическаяструктурная схема одного из каналовустройства.Умножитель числа импульсов содержит входную шину 1, (К)-отводную,где К - основание счисления, линию 2задержки, блоков 3;-3 элементов И(блоки вентилей), и блоков 4 -4элементов ИЛИ, п дешифраторов 5-5,задатчик 6 коэффициента умножения,выполненный в виде последовательносоединенных счетных декад 6 -6,основные 7 -7 , и дополнительный 7элементы ИЛИ, счетные декады 8-8,триггеры 9, - 9 , , элементы И 10 -10 ц а также счетные декады 11, -11 переполнения,Кроме того, устройство имеет входыпоследовательной установки коэффициента умножения 12, параллельной установки 13, а также выходы 14 декад,В умножителе числа импульсов входнаяшина 1 подключена по входу (К)отводной линии 2 задержки, в данномпримере выполненную девятиотводной,восемь первых отводов которой совместно с шиной 1 подключены к соответствующим входам блоков 3-х вентилей,вторые входы которых через блоки4 -4 элементов ИЛИ и дешифраторы5,-5подключены к задатчику 6, -6коэффициента умножения. Выходы блоков 3 -3 вентилей через соответствующие элементы ИЛИ 7-7., подключены к входам счетных декад 8-8 д.Выход переполнения каждой счетнойдекады, кроме последней 8, подключенк единичному входу каждого из соответствующих триггеров 9 -9выходкаждого иэ которых через элементы И10, -10соединен с входом установки в ноль и первым входом аналогичныхэлементов ИЛИ 7, -7 д. . Вторые входыэлементов И 10,-10подключены кпоследнему девятому отводу линии 2задержки, а выход последней счетнойдекады 8соединен с входом первойдекады 11 счетчика 11 переполнения. вые входы которых составляют первые входы блока 3, вторые входы составляют вторые входы блока 3, а выходы являются выходами блока 3 вентилей (фиг.2).Блок 4, элементов ИЛИ содержит (Фиг.2) восемь элементов ИЛИ 16 - 166, При этом первые восемь выходов дешифратора кодов 5, соединены с восемью выходами блока 4 элементов ИЛИчерез элементы ИЛИ 16 в 1, а девятый выход дешифратора 5 соединен с девятым выходом блока 4 непосредственно. КрЪме того, восемь последних выходов блока 4 подключены каждый к второму входу соответствующего элемента ИЛИ 16-16, соединенного с предыдущим выходом.Линия 2 задержки содержит девять идентичных элементов задержки с временем задержки каждого элементаЗадатчик 6-бп коэффициента умножения представляет собой устройство памяти, в котором хранится и при не обходимости оперативно меняется код текущего значения коэффициента умножения числа импульсов. Его конструкция зависИт от характера кода значения коэффициента умножения и способа его изменения. Наиболее целесообразным является двоично-десятичный код. Тогда при изменении коэффициента умножения путем подачи на вход 12 задатчика 6 числа импульсов, соответствующего новому значению коэффициента умножения, задатчик 6 коэффициента умножения может представлять из себя просто двоично-десятичный счетчик импульсов 6, -6 с входом сброса кода предыдущего коэффициента и со счетным входом 12 для установки очередного значения коэффициента умножения.Выходами задатчика 6 в этом случае являются единичные выходы триггеров счетных декад этого счетчика, Кроме того, по входам 13 возможен параллельный ввод кода коэффициента умно" жения от ЭВМ.Дешифраторы 5-5преобразуют двоично-десятичный код соответствующего разряда числа коэффициента умножения в десятичный позиционный код. При этом, если на выходе дешифратора 5 имеется код,числа "0", сигналы на всех его выходах отсутствуют, если на входах дешифратора 5имеется пво 149 ично-десятичный код числа "1", сигнал присутствует на первом верхнем по схеме выходе дешифратора 5 (фиг.2), т.еесли на входе дешифратора имеется код числа "Г, сигнал появляется на 1-м выходе дешифратора 5. Элементы ИЛИ 16 блока 4 соединены с выходами дешифратора 5 и между собой таким образом, что наличие на входе дешифратора 5кода числа "Г приводит к появлению сигналов на первом, втором, (1-1)-м и х-м выходах блока элементов ИЛИ 4(Фиг,2)Умножитель работает следующим образом.В исходном состоянии (до подачи на шину 1.первого счетного импульса) на выходах задатчика 6 имеется двоично-десятичный код коэффициента умножения (для определенности примем его равным 407), счетные декады 8 и счетчик 11 обнулены, триггеры 9 находятся в нулевом состоянии (цепи предварительной установки в нулевое состояние счетных декад 7, счетчика 11 и триггеров 9 для упрощения. не показаны),Наличие кода числа "407" в задатчике 6 приводит к тому, что сигналы на выходах дешифраторов (ДС) присутствуют соответственно на выходе 7 ДС 51, нулевом выходе ДС 5 и на вы;ходе,4 ДС 5.Наличие сигналов на этих выходах дешифраторов приводит к тому, что на выходах блока 4 имеются разреша(ющие сигналы на первых семи выходах, ,на выходах блока 4 сигналы отсутствуют и, наконец, на выходах блока 4 имеются разрешающие сигналы на первых четырех выходах. Первый импульс входной последовательности поступает на шину 1, а с нее - на вход линии 2 и на первые входы блоков 3. На блоке 3, этот сигнал поступает на элемент 15 на втором входе которого, соединенном с соответствующим элементом 16, имеется сигнал. В результате элемент 15 г срабатывает и сигнал с выхода блока 3 через элемент 7 поступает на вход самой младшей счетной декады 8, Аналогично на вход самой старшей третьей счетной декады проходит импульс, поступивший на первый вход блока Зд. Импульс, поступивший на первый вход блока З,на выход блока не попадет, так как на один из элементов 15 этого блока не поступает9468 35 40 45 Рассмотрим реакцию устройства навторой входной импульс. Сам входнойимпульс с шины 1 поступает на первыевходы блоков 3 (на элементы 15) ина линию 2, С выхода блока З этот 50 импульс попадает через элемент 7 навход первой счетной декады 8, врезультате чего в ней Фиксируетсячисло "8". С выхода нижнего блока3этот импульс попадает через эле мент 7 на вход третьей счетной декады 8, в результате чего в ней фиксируется число "5", На вход второйсчетной декады 8 сигнал не поступал,она по-прежнему Фиксирует число 0". 5 1 О 15 20 25 30 с соответствующего блока 4 разрешаю щий сигнал,Последовательно с задержкой ьл на выходах линии 2 появляются еще восемь импульсов. Импульс с первого отвода поступает на вторые входы блоков 3 (элементы 15 ) и проходит на выходы блоков 3и 3. Аналогично проходят на выходы тех же блоков импульсы с второго и третьего отводов линии 2. Импульсы с четвертого, питого и шестого отводов линии 2 проходят только на соответствующие выходы блока 3, (через элементы 15 .-15. ). Импульсы с седьмого и восьмого отводов линии 2 не проходят ни через один блок 3, Сигнал с последнего, девятого, отвода линии 2 поступает на входы элементов 10 и Таким образом, на вход счетной декады 8, с выходов блока 31 через элемент 7 поступает последовательно семь импульсов, в результате чего в счетной декаде 8 Фиксируется число "7". На вход второй счетной декады 8 с выходов блока 3 через элемент 7 не поступает ни один импульс, в результате чего в счетной декаде остается зафиксированным число "0". На вход счетной декады 8 с выходов блока 3 через элемент 7 поступает поиследовательно четыре импульса, в результате чего в счетной декаде фиксируется число "4". Поскольку ни одна из счетных декад не переполняется,то сигналы на единичные входы триггеров 9 не поступают, триггеры продолжают оставаться в нулевом состоянии,в результате чего на вторые входыэлементов 10 сигналы не поступают,а значит, и сигнал на первых входах элементов 10 с девятого отвода линии2 не проходит через элементы 10.Сигнал с первого отвода линии 2 проходит через элементы 15 блоков 3 и Э и соответствующие элементы 7 на входы первой 8, и третьей 8 счетных декад, в результате чего первая счетная декада фиксирует число "9", а третья счетная декада фиксирует число "6".Сигнал с второго отвода линии 2 проходит через соответствующие блоки 3 и соответствующие элементы 7 на входы первой и третьей счетных декад 8, в результате чего третья счетная декада фиксирует число "7", а первая декада из положения "9" переходит в положение "0", т.е. переполняется и своим выходным сигналом переводит триггер 9 из нулевого состояние в единичное, которое в виде сигнала подается на один из входов элемента 10,.Сигнал с третьего отвода линии 2 проходит через соответствующие блоки 3 и элементы 7 на входы первой и третьей счетных декад 8, в результате чего первая счетная декада фиксирует число "1", а третья - число "8",Сигналы с трех последующих отводов линии 2 проходят только через первый блрк 3, откуда через соответствующий элемент 7 - на вход первой счетной декады, фиксируя в ней последовательно числа "2", "3" и "4",Сигналы с седьмого и восьмого отводов линии 2 не проходят через 35 блок 3, следовательно, числа, зафиксированные в счетных декадах 8, остаются без изменения.Сигнал с последнего, девятого отвода линии 2 поступает на вторые вхо ды элементов 10. При этом на первый вход первого элемента 10 с триггера 9 поступает единичный сйгнал, следовательно, сигнал появляется на выходе элемента 10 и через элемент 7 про ходит на вход второй счетной декады, фиксируя в ней число 1.Таким образом, перед поступлением на шину 1 третьего импульса в счетных декадах 7 зафиксировано число "8 14", 50 что представляет число "2" (число уже поступивших на шину 1 импульсов), умноженное на "407" - коэффициент умножения.55С появлением каждого последующего импульса число, зафиксированное в счетных декадах увеличивается на заданный задатчиком 6 коэффициент умножения.Формула изобретенияУмножитель числа импульсов, содержащий (К)-отводную линию задержки,где К - основание счисления, п блоковэлементов ИЛИ и п счетных декад,итриггеров, иэлементов И ипэлементов ИЛИ, а также группупоследовательно соединенных счетныхдекад переполнения, причем (К)-йвывод линии задержки соединен с первыми входами всех элементов И, второй вход каждого из которых соединенс выходами соответствующего триггера,вход установки каждого из которыхсоединеч с выходами соответствующегоэлемента И и первым входом соответствующего элемента ИЛИ, выход каждогох-го из которых соединен с входом(1+1)-й счетной декады, при этом выход переполнения каждой нз счетнь:хдекад кроме и-й старшей, соединенс управляющим входом соответствующего триггера, а выход переполненияи-й старшей счетной декады соединенс входом первой счетной декады переполнения, о т л и ч и ю щ и й с ятем, что, с целью повышения эффективности в работе путем сокращения вре"мени подготовки, в него введены пблоков элементов И и и дешнфраторов,ц-й элемент ИЛИ и задатчик коэффициента умножения, выполненный и видепоследовательно соединенных п счетных декад, входы предварительной установки каждой из которых являютсявходами параллельной записи кода коэффициента умножения, а счетный входпервой, младшей, декады является входом последовательной записи кода коэффициента умножения, при этом выходыкаждой из декад задатчика коэффициента умножения через соответствующийдешифратор соединены с входами соответствующего блока элементов ИЛИ,выходы каждого из которых являютсяпервой группой входов соответствующего блока элементов И, вторая группавходов которого подключена к началуи первым восьми отводам линии задержки, причем выходы первого блока эле"ментов И через п-й элемент ИЛИ объединены с входом первой младшей, счетной декады, а выходы каждого из остальных блоков элементов И подключенык входам, начиная с второго, соответствующего блока элементов ИЛИ,Тираж 884 одпнсн КНТ ССС бинат "Патент", г. Ужгород, ул, Гагарина,Производственно-издательск Заказ 4705/ НИИПИ Госу твенного ко113035, Мо тета по ва, ЖобрРауш ениям и открытиямкая наб., д. 4/;5