Передающее устройство адаптивной телеизмерительной системы

(51)4 С 08 С 1 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ехническийЛенина)чик,ойсттор 1,2 ок ты ЛИ ивные Энер ераторик рис,ИВН дов, спре информа етогм льЫ 4 Р ОСУДАРСТВЕННЫЙ НОМИТЕТпо изОБРетениям и ОтнРытияПРИ ГКНТ СССР(57) Изобретение относится ционно-измерительной техни быть использовано в тех сл да требуется сокращение избытопри дискретном представлении силов. Цель изобретения - повьппеинформативности и точности устрва; Устройство содержит коммутаналого-цифровой преобразователблоки 3 и 4 буферной памяти, бл5 управления, содержащий элеме6, 7, 8, 14, 15, 27, элементы9, 10, 19, 20, инвертор 11, ге12 импульсов, триггер 13, счетч16 адреса, анализатор 17 активсигналов, схему 18 сравнения кбуферные регистры 21 адреса, рделитель 22 тактовых импульсовреключатель 23, демультиплексомультиплексор 25, счетчик 26 импсов и выходной блок 28. 3 ил.меняется двоичный счетчик, то и1 ОЯИ, иъ 2 п + 1 р Где Ы - число входных каналов системы. Счетчик 16 запускается от генератора 12 тактовых импульсов через элемент И 14. Аналого-цифровой преобразователь (АЦП) 2 последовательно кодирует текущие значения входных сигналов, Выходной код АЦП 2 подаетсяпараллельно на блоки 3 и 4 буферной памяти и анализатор 17 активности сигналов,Блоки 3 и 4 работают поочередно врежиме записи и режиме считывания(фиг. 3). Схемы управления работойблоков 3 и 4 одинаковые. Элементы И27 и 7 служат для формирования сигналов стробирования (" Чтение/запись" ) 50 3149938Изобретение относится к информационно-измерительной технике и может использоваться в технике магнитнойзаписи.Цель изобретения - повьппение информативности и точности устройства.На фиг. 1 представлена функциональная схема устройства; на фиг, 2анализатор активности сигналов, на 10фиг. 3 - временная диаграмма работыустройства,Устройство содержит (фиг. 1) коммутатор 1, аналого-циФровой преобразователь 2, блоки 3 и 4 буферной памяти, блок 5 управления, содержащийэлементы И 6-8, элементы ИЛИ 9 и 10,инвертор 11, генератор 12 импульсов,триггер 13, элементы И 14 и 15, счетчик 16 адреса, анализатор 17 активности сигналов, схему 18 сравнеииякодов, элементы ИЛИ 19 и 20, буферные регистры 21 адреса, распределитель 22 тактовых импульсов, переключатель 23, демультиплексор 24, мультиплексор 25, счетчик 26 импульсов,элемент И 27 и выходной блок 28.Анализатор 17 активности сигналовможет содержать, например, преобразователи 29 погрешности аппроксимации, анализатор 30 и демультиплексор 31, Анализатор 30 имеет 1,хМ выходов, где М - число разрядов кода номера адреса, 1, - число регистров 21.Устройство работает следующим образом.Входные сигналы Х (С)Х (С) поступают на вход коммутатора 1, который управляется первыми (1-и) разрядами счетчика 16 адреса. Счетчик 16 фсостоит из (и+1) разрядов. Если припри записи информации, а элементы И6 и 8 - при считывании. Элементы ИЛИ 9 и 10 объединяют выходы соответственно элементов 27 и 6 или 7 и 8 для фор. мирования импульсов стробирования"Чтение/запись". Режим работы блоков 3 и 4 Определяется состоянием последнего (п. +1)-го разряда счетчика 16. Для этого выходной сигнал с (и +1)го разряда счетчика 16 подается на вход выбора режима "Чтение/запись"блока 4 и входы элементов И 6 и 7,а также через инвертор 11 на входвыбора режима "Чтениезапись" блока3 и входы элементов И 27 и 8. Инвертор 11 обуславливает работу блоков3 и 4 в разных режимах. В режиме записи стробимпульс записи формируетсявыходным сигналом АЦП 2 "Конец преобразования", который подается навходы элементов И 27 и 7. В режимесчитывания импульс чтения формируется на выходе схемы 18 сравнения кодов и подается на входы элементов И6 и 8. Импульс считывания стробируется импульсом генератора 12 тактовых импульсов, которые подаются через элемент И 14 на входы элементов6 и 8,На адресные входы блоков 3 и 4параплельно подаются сигналы (1-.и )разрядов счетчика 16.Режим записи, Пусть для режима"Запись" требуется подать сигнал "1"1на вход выбора режима "Чтение/запись,"Тогда при нулевом сигнале, снимаемомс выхода (и+1)-го разряда счетчика16 адреса (1-й кадр передачи), блок3 будет работать в режиме записи, аблок 4 в режиме чтения. При этом единичный сигнал подан на элементы И 27и 8, обеспечивая возможность записив блок 3 и чтение содержимого блока4, а нулевой сигнал подан на. элементы И 6 и 7, блокируя импульсы записи в блок 4 и импульсы чтения наблок 3.В режиме записи происходит многократный опрос входных сигналов. Один цикл опроса обеспечивается циклом работы первых разрядов счетчика 16. Число таких циклов определяется разрядами с (и,+1)-го по и -й. Дпя двоичного счетчика п -п,=п+1. Например, при И = 32 имеем п=5, и=11, т.е. кадр состоит из 64 циклов, каждый из которых имеет 32 такта опроса вход1499389 6жимого последних к входу демультиплексара 24.В первом цикле работы счетчика 26(после переключения триггера 13)первый регистр 21, в котором записанадрес одного из Ь наиболее активныхсигналов, подключается на вход демультиплексора 24 и в свою очередь квходу выходного блока 28, который открыт инверсным выходом последнегоразряда счетчика 26 для передачи этого адреса в линию связи. Для селекции (идентификации) адресных посылокот информационных адресные посылкиделаются более длительными, Заднийфронт адресной посылки определяетсясигналом управления, подаваемым навыходной блок 28 с инверсного выходапоследнего разряда счетчика 26. Этимдостигается необходимая длительностьадресной посылки.При завершении каждого цикла счета (прохождение 2импульсов от геП25 нератора) счетчик 26 импульсом "Переполнение" через элемент ИЛИ 20 переключает распределитель 22 и в линиюсвязи передается содержимое следующего регистра 21. Выходы распредели 30 теля 22 с второго по (Ь+1)-й подключены также к переключателю 23, с помощью которого пользователь до начала работы системы устанавливает число Ь каналов, передаваемых с адаптацией по частоте опроса. Это числоне должно превышать число аппаратнообеспеченных регистров 21.После опроса распределителя 22всех выбранных регистров 21 по перед 40 нему фронту следующего (Ь+1)-го импульса, задаваемого переключателем23, распределитель 22 через элементИЛИ 19 устанавливается в начальноесостояние и сбрасывает по установоч 45 ному входу триггер 13 в основное ра"бочее состояние, т.е. когда элементИ 14 открыт, а элемент И 15 закрыт.Этим завершается сеанс передачи адресов наиболее активных сигналов в ли 50 нию связи, Совокупность этих адресныхпосылок в системе может служить кадровым синхраимпульсам. После этого начинается считывание из блока 3 и запись в брак 4,ных сигналов. Следовательно, требуемый, в рассматриваемом примере объем памяти равен 2 = 2048 слов; длина слова определяется разрядностью АЦП. С приходом от генератора 12 (2+1)- го импульса происходит смена состояния последнего (и +1)-го разряда7счетчика 16, что меняет режим работы т.е. производится запись в блок 4 и считывание из блока 3.Для реализации алгоритма считывания, обеспечивающего представление сигналов с различной частотой дискретизации, необходимо определить сигна лы, имеющие наибольшую динамическую активность. С этой целью одновременно с записью измерительной информации в один из блоков буферной памяти производится анализ текущей активнос ти каждого канала. Дпя этого выходной информационный кад АЦП 2 подается на анализатор 17, управляемый счетчиком 16 адреса синхронно с коммутатором 1, В конце каждого кадра адреса каналов активных сигналов управляющим импульсом от триггера 13 переписываются в регистр 21.При записи полного кадра в память изменяется состояние (пт+1)-го разряда, триггер 13, управляемый задним фронтом импульса с предпоследнего и т-го разряда счетчика 16, закрывает элемент И 14, отключает счетчик 16 от генератора 12, переписывает адреса наиболее активных каналов в регистры 21, устанавливает через элемент ИЛИ 19 распределитель 22 тактовых импульсов в начальное положение, переключает демультиплексор 24 в положение выходного блока 28 и открывает элемент И 15. В таком пав ложении триггера 13 импульсы от генератора 12 проходят через элемент И 15 на счетчик 26,Счетчик 26 имеет и разрядов и такую же структуру как и и, разрядов счетчика 16. Следовательно, цикл работы счетчика 26 равен циклу опроса И входных сигналов, определяемому циклом работы первых и, разрядов счет. чика 16. Па заполнению счетчика 26 с его выхода "Переполнение" через элемент ИЛИ 20 подается импульс на тактовый вход распределителя 22, выходы которого, подключенные к входам "Чтение" регистров 21 адреса, поочередно дают разрешение на подключение содерДля формирования импульсов управления считыванием информации из блока 3 на первые входы схемы 18 сравнения кодов падается текущее состоя"1499389 10 15 35 40 45 инверторе и схеме сравнения кодов, выход генератора импульсов соединен с ние первых и, разрядов счетчика 16.На вторые входы схемы 18 через мультиплексор 25 поочередно подаются либо сигналы с (и,+1)-го по п-й разряды счетчика 16, либо через демультиплексор 24 адреса наиболее активных сигналов, записанных в регистрах21. Очередность переключения мультиплексора 25 определяется управляющим сигналом, который снимается с (п+1)го разряда счетчика 16. Эти же управ-ляющие сигналы через. элемент ИЛИ 20подаются на распределитель 22, осуществляющий переключение адресов передаваемых активных каналов путем подключения на вход демультиплексора 24 регистров 21. Цикл работы распределителя 22 определяется, как и в случае передачи адресов в линию связи, положением переключателя 23, т,е. заранее установленным числом адаптивных сигналов 1,.Пр и совпадении кодов на об оих входах схемы 18 последняя выдает управляющий импульс, разрешающий прохождение стробимпульса от генератора 12 через элементы И 6 и ИЛИ 9 на стробирующий вход "Чтение/запись" блока 3. При этом элемент И 8 закрыт нулевым потенциалом с выхода инвертора 11. Формула изобретения Передающее устройство адаптивной телеизмерительной системы, содержащее коммутатор, информационные вхоцы которого являются входами устройства,выход коммутатора соединен с входоманалого-цифрового преобразователя,первые выходы которого соединены синформационными входами первого блока буферной памяти, выходы которого являются выходами устройства, и блок управления, отличающеесятем, что, с целью повышения информативности и точности устройства, внего введен второй блок буферной памяти и блок управления выполнен намультиплексоре, демультиплексоре,счетчике адреса, распределителе импульсов, переключателе, буферных регистрах счетчике импульсов, генераторе импульсов, анализаторе активности сигналов, триггере, выходном блоке, элементах И, элементах ИЛИ,20 25 30 первыми входами первого и второгоэлементов И, выход первого элементаИ соединен с первыми входами третьего и четвертого элементов И и входом счетчика адреса, выход второго элемента И соединен с входом счетчика импульсов, первый и второй выходы которого соединены с первыми входамисоответственно первого элемента ИЛИи выходного блока, выходы которого подключены к выходам устройства, первые выходы счетчика адреса соединеныс управляющими входами коммутатора,с первыми входами схемы сравнениякодов и адресными входами анализатора активности сигналов, информационные входы которого подключены к первым входам аналого-цифрового преобразователя, выходы анализатора активности сигналов соединены с первымивходами одноименных буферных регистров, выходы которых объединены и.подключены к первым входам демультиплексора, первые и вторые выходы которого соединены соответственно с вторыми входами выходного блока и первыми входами мультиплексора, выходы которого соединены с соответствующимивторыми входами схемы сравнения кодов, выход которой соединен с вторыми входами третьего и четвертого элементов И, выходы которых соединены спервыми входами соответственно второго и третьего элементов ИЛИ, вторыевыходы счетчика адреса соединены ссоответствующими вторыми входамимультиплексора, третий вход которогообъединен с вторым входом первогоэлемента ИЛИ и подключен к одному извторых выходов счетчика адреса, третнй выход которого соединен с третьим входом третьего элемента И, первь 1 мвходом пятого элемента И, входом инвертора и первым управляющим входомпервого блока буферной памяти, вы"ход инвертора соединен с третьимвходом четвертого элемента И, первымвходом шестого элемента И и первымуправляющим входом второго блока буферной памяти, выход шестого элемента И соединен с вторым входом второгоэлемента ИЛИ, выход которого соединен с вторым управляющим входом вто"рого блока буферной памяти, выходпятого элемента И соединен с вторымвходом третьего элемента ИЛИ, выходкоторого соединен с вторым управляю"щим входом первого блока буферной па9 1499389 1 О мяти, первый выход триггера соединен того элемента ИЛИ и первым входом с вторыми входами первого элемента И, триггера, второй выход которого соедемультиплексора и буферных регист- динен с вторым входом второго элеменров адреса и первым входом четверто- та И второй выход аналого-цифрово 5Рго элемента ИЛИ, выход которого и го преобразователя соединен с вторы- выход первого элемента ИЛИ соединены ми входами пятого и шестого элеменсоответственно с первым и вторым вхо- тов И, первые и вторые выходы счет- дами распределителя импульсов, выхо- чика адреса соединены с адресными ды которого, кроме последнего, соеди п входами первого и второго блока бунены с третьими входами соответствую- фединой памяти, информационные входы щих буферных регистров, первые и вто- которого подключены к первым выходам рой выводы переключателя соединены аналого-цисррового преобразователя, соответственно с соответствующими вы- выходы второго блока буйерной памяти ходами, кроме первого, распределите подключены к выходу устройства. ля импульсов и вторым входом четверОюю/М 7 МУ Фиг.зСоставитель Н.Бочаровактор Н.Тупица Техред А.Кравчук Корректор Н.Борисова Заказ 4 б 99/5ВНИИПИ Госуда Тираж 518твенного комитета по 113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СССРРаушская наб., д. 4/5 роизводственно-издательский комбинат "Патент", г.ужгор л, Гагари