Устройство для измерения мгновенных значений напряжения

3 1499250 подключен к выходу ПАП 15. Нечетные выходы первого 29 и второго 30 делителей напряжения соответственно подключены к неинвертирующим входам нечетных компараторов первой. 315 и второй 32 групп компараторов, инвертирующие входы которых объединены и соединены с неинвертирующими входами четных компараторов обеих групп 31 и 32. Выходы компараторов первой 31 ивторой 32 групп через первый 2 и четвертый 5 регистры соединены соответственно с первыми входами первой17 и второй 18 групп из Н элементовИСКЛЮЧА 10 ЩЕЕ ИЛИ, вторые входы которых соединены с нечетными выходамипервого 2 и четвертого 5 регистров. 20Выходы первой 17 и второй 18групп иэ И элементов ИСКЛЮЧАЙТЕИЛИ через детектор 7 подключены кпервым входам первого сумматора 8,выходы которого подключены к первым 25входам первой группы 12 иэ М элементов И, вторые входы которых объединены и подключены к выходу инвертора25., Выходы первой группы 12 из М эле-ментов И соединены с первыми входами первой группы 19 из М элементовИЛИ, вторые входы которых объединены и подключены к выходу элементаИ 21, а выходы - через второй регистр 3 к выходным клеммам устройства, через группу 14 инверторов к первым входам второго сумматора 9, вторые входы которого объединены и соединены с шиной логической единицы, авыходы подключены к первым входам 40второй группы 13 элементов И, вторыевходы которых объединены и соединены с выходом инвертора 28. Выходывторой группы 13 элементов И подключены к первым входам второй группы 4520 элементов ИЛИ, вторые входы которых объединены и соединены с выходомэлемента И 22, Выходы второй группы20 элементов ИЛИ соединены с индврмационными входами ЦАП 15 и третьегорегистра 4, выходы которого подключены к вторым входам первого сумматора 8, управляющий вход которогосоединен с управляющим входом декоде-,ра 7 и с первым выходом четвертого 55регистра 5,Я-й выход декодера 7 соединен спервым входом третьего сумматора10, второй и третий входы которого подключены соответственно к Н-мувыходу и выходу "Переполнение" первого сумматора 8, Выход третьегосумматора 1 О соединен с вторыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23,четвертого сумматора 11, а также через инвертор 26 - с первым входомэлемента И 21, выход которого подключен к вторым входам первой группы19 элементов ИЛИ. М-й выход второгорегистра 4 через Я-й инвертор группы14 инверторов подключен к второмувходу четвертого сумматора 11, третий вход которого подключен к выходу"Перенос" второго сумматора 9, Н-йвыход которого подключен к первомувходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 24,второй вход которого соединен с выходлм четвертого сумматора 11 и с вторым управляющим входом третьего регистра 4 и через инвертор 27 с первым входом элемента И 22 и с управляющим входом ПАП 15. Выход элементаИСКЛЮЧАЮЩЕЕ ИЛИ 24 подключен к второму входу элемента И 22 и через инвертор 28 к вторым входам второйгруппы 13 элементов И. Устройство для измерения мгновенных значений напряжения работает следующим образом.В вычитателе 16 из входного сигнала, поступающего на его первый вход с входной шины, вычитается ступенчатый компенсирующий сигнал, подаваемый на его второй вход с выхода ЦАП 15, так, что образуется на его выходе разностный сигнал, который поступает на объединенные входы групп 31 и 32 компараторов. На входы компараторов групп 31 и 32 подаются опорные напряжения от двух стабилизированных источников питания +Бт и -Пзт через первый 29 и второй 30 де-. лители напряжения, которые определяют порог срабатывания каждого компаратора первой и второй групп 31 и 32, а точнее определяют комбинацию на выходах соответствующих компараторов в зависимости от величины и знака, разностного сигнала П вычитателя 16.Опорные напряжения и выходной разностный сигнал .д М на входы компараторов групп 31 и 32 подаются следующим образом: на нечетные компараторы опорные напряжения подаются на их неинвертирующие входы, и выходной разностный сигнал поступает14на их. инвертирующие входы, а на четные компараторы - наоборот. В зависимости от абсолютной вели. чины и знака выходного разностного сигнала ЬБ первая 31 и вторая 32 группы компараторов формируют двоич.ный код, который по параллельным каналам в виде цифрового кода поступает на входы регистров 2 и 5.Первый 2 и четвертый 5 регистры осуществляют привязку цифровой информации к тактовой частоте при помощи тактового сигнала, поступающего на их первые входы с выхода генератора 6 импульсов, и в таком виде подается на соответствующие входы первой 17 и второй 18 групп элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, с выходов которых двоичный код поступает на соответствующие входы декодера 7, который преобразует двоичный код в дополнительный код.Далее эти двоичные сигналы, представляющие двоичный разностный сигнал ЬА в параллельном коде поступа-, ют на первый сумматор 8, в котором происходит суммирование двоичного разностного сигнала ЬА с двоичным сигналом обратной связи Аосзадержанным на один такт третьим регист.ром 4. В результате этого на выходе первого сумматора 8 вырабатывается цифровой эквивалент мгновенных значений напряженияАви = Аос + ААегде Ав - цифровой эквивалент мгновенных значений напряжения;Аос двоичный сигнал обратнойсвязи;ЬА - двоичный разностный сигнал.Полученный таким образом цифровой эквивалент мгновенных значений напряжения поступает на соответствующие входы первой группы 12 из И элементов О,Первая 12 и вторая 13 группы элементов И, группа 19 элементов ИЛИ, третий сумматор 10, элемент ИСКЛЮЧАКЮ 1 ЕЕ ИЛИ 23, икверторы 25 и 26 предназначены для защиты от пе-. реполнения первого суммарного сигнала с выхода первого сумматора 8 на соответствующие входы второго регистра 3.Также элементы И 21 и 22, вторая группа 20 элементов ИЛИ, четвертый 99250 6сумматор 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ24 и инверторы 27 и 28 предназначены для зашиты от переполнения второго суммарного сигнала с выхода второго сумматора 9 на соответствующиевходы регистра 4.Если в первом сумматоре 8 нетпереполнения, то на выходе элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ будет логический "0",который инвертируется инвертором25 в логическую "1", открывающуюпервую группу 1 2 элементов И.Первый суммарный сигнал с выходовэлементов И группы 12 через первуюгруппу 19 элементов ИЛИ поступаетна соответствующие входы второго регистра 3, в котором производитсязапись мгновенного значения измеряемого напряжения по сигналу с выхода генератора 6 импульсов, представляющего заполненное на такт мгновенное значение измеряемого напряжения,которое поступает на выходные клеммы 25 устройства.Этот же сигнал после инвертирования группой 14 инверторов поступаетна первые входы сумматора 9, гдесуммируется с логической единицей, З 0 в результате чего на выходе сумматора 9 формироуется второй суммарныйсигналВ; = 2 А, - А,-Где В 1 - второй суммарный сигнал Ащ; - цифровой эквивалент мгно 1 венных значений напряжения.Если во втором сумматоре 9 нет 40 переполнения, то на выходе элементаИСКЛЮЧАЮЩЕЕ ИЛИ 24 будет логический"0", который в инверторе 28 инвертируется в логическую "1", открывающую все элементы И группы 13. Вто рой суммарный сигнал с выходов группы 13 открытых элементов И черезгруппу 20 элементов ИЛИ поступает насоответствующие входы третьего регистра 4, запоминающего второй сум марный сигнал с приходом очередногоимпульса на его вход с выхода генератора 6 импульсов.Задержанный на такт второй суммарный сигнал представляет собой сиг" 55 нал обратной связи на соответствующих выходах третьего регистра 4, такчтоА 1 ас = В 1 1499250Второй суммарный сигнал с выходов второй группы 20 элементов ИЛИ поступает также на соответствующие входы цифроаналогового преобразователя 15 для преобразования в ступенчатый компенсирующий сигнал, который в вычитателе 16 уравновешивает измеряемое напряжение.Таким образом, за счет вычисления последующего значения приращения выходного сигнала повышается точ" ность измерения,10 Формула из обретения 1. Устройство для измерения мгновенных значений напряжения, содержа-щее блок пороговых элементов, декодер,первую и вторую группы из М элементов И, первый и второй регистры,первый сумматор, цифроаналоговыйпреобразователь, вычитатель, приэтом входная шина устройства подключена к первому входу вычитателя, второй вход которого соединен с выходомцифроаналогового преобразователя, авыход - с первым входом блока пороговых. элементов, о т л и ч а ю щ е е -с я тем, что, с целью повьппения 30точности измерения, в него дополнительно введены генератор импульсовпервая и вторая группы из Б элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первая и вторая группы из М элементов ИЛИ, группа из К инверторов, третий и четвертый регистры, первый и второй дополнительные элементы И, второй. третий и четвертый сумматоры, первый ивторой дополнительные элементы ИСКЛЮ" 4 ОЧАЮЩЕЕ ИЛИ, четыре дополнительныхинвертора, при этом выходы блока пороговых элементов через первый ичетвертый регистры соединены соответственно с первыми входами первойи второй групп элементов ИСКЛЮЧАЮЩЕЕИЛИ, вторые входы которых соединеныс четами выходами первого и четвертого регистров, управляющие входырегистров объединены.и соединены свыхоцом генератора импульсов, выходыпервой .и второй групп элементов ИСКЛЮЧАКЩЕЕ ИЛИ через декодер подключены к первым входам первого сумматора, выходы которого подключены кпервым входам первой группы элемен"тов И, вторые входы которых объединены и подключены к выходу первогодополнительного инвертора, выходы первой группы элементов И соединены с первыми входами первой группы элементов ИЛИ, вторые входы которыхобъединены и подключены к выходу первого дополнительного элемента И, а выходы через второй регистр - к выходным клеммам устройства и через группу из И инверторов - к первым входам второго сумматора, вторые входы которого объединены и соединены с. шиной логической единицы, а выходы подключены к первым входам второй группы элементов И, вторые входы которых объединены и соединены с . выходом четвертого дополнительного инвертора, выходы второй группы элементов И подключены к первым входам второй группы элементов ИЛИ, вторые входы которых объединены и соединены с выходом второго дополнительного элемента И, выходы второй группы элементов ИЛИ соединены с информацион" ными входами цифроаналогового преобразователя и третьего регистра, выходы которого подключены к вторым входам первого сумматора; управляю-и щий вход которого соединен с управляющим входом декодера и с первым выходом четвертого регистра, И-й выход декодера соединен с первым входом третьего сумматора, второй и третий входы которого подключены соответственно к И-му выходу и выходу ПЕРЕПОЛНЕНИЕ первого сумматора, выход третьего сумматора соединен с вторыми входами первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИи четвертого сумматора, а также через второй дополнительный инвертор с первым входом первого дополнитель" ного. элемента И, выход И-го выхода второго регистра через У;й инвертор группы инверторов подключен к второму входу четвертого сумматора, третий вход которого подключен к выходу "Перенос" второго сумматора, Ю-й выход которого подключен к первому входу второго дополнительного элемента ИСКЛЮЧАЙЦЕЕ ИЛИ, второй вход которого соединен с входом четвертого сумматора и с вторым управляющим входом третьего регистра,и через третий дополнительный инвертор - с пер-вым входом второго дополнительного. элемента И и с управляющим входом цифроаналогового преобразователя, выход второго дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму10 Составитель В. Крючковя Техред А. Кравчук ектор О. Пипл И. Го ед Заказ 4686/43 Тираж 113ВНИИПИ Государственного комитета по изобретениям113035, Москва, Ж Раушская наб. Подписноеи открытиям прн ГКНТ СССР оиэводственно-издательский комбинат "Патент", г.Ужгоро Гагарина,0 входу второго дополнительного элемента И,и через четвертый дополнительный инвертор - к вторым входам второй группы элементов И.2, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок пороговых элементов содержит первый и второй делителинапряжения, первую и вторую группы иэ Б компараторов, выходы которых являются выходами блока,при этом:первые входы первого и второго делителей напряжения соединены соответственно с шинами положительного и отрицательного напряжения источников эталонных напряжений, а вторые входы объединены и соединены с общей шиной, нечетные выходы первого и второго делителей напряжения соответственно подключены к неинвер" тирующим .входам нечетных компараторов первой и второй групп иэ Н ком параторов, инвертируюшие входы которых объединены и соединены с неинвертирующими входами четных компараторов обеих групп компараторов и являются входом блока.