Устройство для моделирования систем передачи и обработки информации

(59 4 Р 152 НИЯ ПИСАНИ АВТОРСКОМУ ДЕТЕЛ Бюл номор вский 88.8) 57) Увязи СССР1986.СР1986,ет бытмоделиаботки тельств Г 15/20 ельство Р 15/20 свид С 06 свидет С 06ния 9 эай 4 ь ГОСУДАРСТВЕННЬй КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯСИСТЕМ ПЕРЕДАЧИ И ОБРАБОТКИ ИНФОРМАЦИИ ойство относится к техникеычислительной технике и.моиспользовано при разработкеовании систем передачи и обнЬормации. 1 ель изобретеширение функциональных воз1481791 можностей устройства за счет моделирования конвейерного протокола обмена. Устройство содержит К идентичныхканалов 1 моделирования передачи информации, каждый из которых включаетгенератор 2 случайных импульсов сообщений, элемент 3 запрета, элемент 4задержки, триггер 5, блок 8 буфернойпамяти, генераторы 10 и. 16 случайныхимпульсов, таймер 12, элемент 13 задержки, а также реверсивный блок 18сдвига, генератор 19 случайных импульсов опросаПри успешной передаче сообщения импульс проходит черезэлемент И 6 в блок 18 сдвига, в противном случае генератор 10 совместнос элементом НЕ 11 закрывают элемент Изобретение относится к вычислительной технике и может быть исполь зовано при проектировании систем передачи и обработки информации.Цель изобретения - расширение функциональных возможностей устройстваза счет моделирования конвейерногопротокола обмена и механизма "окна".На Лиг.1 изображена структурнаясхема предлагаемого устройства; нафиг.2 - структурная схема блока буферной памяти,Предлагаемое устройство (фиг.1)содержит К каналов 1 моделированияпередачи информации, каждый из которых. включает генератор 2 случайныхимпульсов сообщений, элемент 3 запрета, второй элемент 4 задержки, триггер 5, первый элемент И 6, второй 20элемент ИЛИ 7, блок 8 буферной памяти, первый элемент ИЛИ 9, первыйгенератор 10 случайных импульсов,первый элемент НЕ 11, таймер 12,первый элемент 13 задержки, второй 25элемент И 14, третий элемент ИЛИ 15,второй генератор 16 случайных импульсов, второй элемент НЕ 17, Кроме того, устройство содержит реверсивныйблок 18 сдвига. и генератор 19 случайных импульсов опроса.Блок 8 буферной памяти (фиг.2)содержит элемент ИЛИ 20, регистр 21сдвига, элемент 22 запрета, дешифраИ 6. Из блока 18 сообщения выбираются на обслуживание н соответствии с внесистемными приоритетами, назначенными априорно каждому каналу моделирования передачи информации. В случае отказов в канале во время передачи имитируются тайм-ауты и организуются повторные передачи потерянных сообщений. Данные возможности устройства обеспечиваются работой таймера 12, триггера 5 и блока 8 буферной памяти в каждом канале моделирования передачи информации, Блок 8 обеспечи" вает хранение поступивших сообщений, выдачу их в канал, а затем уничтожение дубликатов в очереди при успеш ной передаче сообщений. 2 ил. тор 23, элемент ИЛИ 24, элемент 25задержки, элемент ИЛИ 26, группу элементов И 27, группу триггеров 28,группу элементов И 29, элемент ИЛИ30 и элемент ИЛИ 31.Устройство позволяет моделироватьсистемы передачи и обработки информации, использующие так называемый конвейерный протокол обмена, разрешающий передачу сразу нескольких сообщений. Передающая ЭВМ блокируется доприхода подтверждающей групповой квитанции. Максимальное число сообщений,которое можно сразу передать в канал,называют шириной "внутреннего окна"У . Этот параметр протокола можетварьироваться в системе передачи и обработки данных от 2 до У, где Иширина "внешнего окна", определяющаяпороговое количество сообщений, ко"торое может находиться в системе наобслуживании от одной подчиненнойЭВМ нижнего уровня,Дешифратор 23 предназначен для гашения тех единиц в регистре 21, которые в предыдущем опросе были выбраныдля передачи в канал. Например, в момент предыдущего опроса состояние8-разрядного регистра было следующим:00000111, а в момент прихода от элемента И 14 (фиг.1) управляющего сигнала (квитанции) в ,00011111. В результате работы дешифратора 23 в регистр791 6вход элемента 4, в котором имитируется время передачи всех сообщений,выбранных из регистра по каналу. Настройка элемента 4 осуществляется к его входам 1-щ, которые связаны с выходами триггеров 28 блока 8 (фиг,2). Например, если из регистра поступил на триггеры 28 код 0000111 в младшие разряды, то в блоке 4 будут задействованы при прохождении сигнала три элемента задержки.При успешной передаче сообщения (на выходе генератора 10 случайных Фимпульсов, имитирующего появлениесбоев в канале, находится логический 0") единичный сигнал из элемента 4 проходит через элемент И б, поступает в блок 18, а также через элемент ИЛИ 15 срабатывает таймер 12,Аналогичные действия происходят и вдругих каналах моделирования передачи информации. Таким образом, напервую группу К входов реверсивного .блока 18 сдвига поступают сигналы(единичные и нулевые), имитирующиегруппу переданных сообщений (или ихотсутствие) от К каналов передачи информации.Данная группа сигналов заноситсяв регистр блока 18, В определенныймомент времени от генератора 19 случайных импульсов опроса (он имитирует случайные интервалы обслуживания одного или нескольких сообщений от одного канала) сигнал поступаетв блок 18.При этом определяется приоритетный разряд регистра блока 18 и выбирается из него единица на обслуживание, т,е. эта единица поступает в соответствующий канал 1 моделирования передачи инФормации на вход элемента 13 задержки, имитируя генерацию групповой квитанции центральной ЭВМ.Единичный сигнал с элемента 13 задержки, имитирующего время передачи по каналу групповой квитанции, через элемент ИЛИ 7 запускает таймер 12.При успешной передаче групповой квитанции (на выходе генератора 1 б случайных импульсов, имитирующего отказы в канале, находится логическийноль") единичный сигнал с элемента 13 проходит элемент И 14, срабатывает через элемент ИЛИ 9 триггер 5 (имитируется открытие канала), и 50 5 148121 в режиме параллельного занесенияинформации заносится двоичный код00000011. Две оставшиеся единицы врегистре имитируют два сообщения,поступившие в буферную память во время5передачи в центральную ЭВМ трех ранеевыбранных для обслуживания сообщений,Регистр 21 предназначен для хране Ония поступивших в него сообщений.Элемент 4 задержки предназначен дляимитации передачи сообщений по каналу связи,Устройство работает следующим образом,С выхода генератора 2 в блок 8буферной памяти через элемент 3 запрета поступают импульсы-сообщения,имитируя накопление буферной памяти,например, первой подчиненной ЭВМ.Если в систему от генератора 2 поступает У заявок, то элемент 3 запрещает вход сообщений в канал моделирования передачи (в предлагаемом 25устройстве параметр Н равен параметру У 1, который в свою очередь имеет значение ш). Это происходит в результате того, что со старшего разряда регистра 21 блока 8 на управляющий вход элемента 3 подается единица (фиг,2). Таким образом, имитируется в устройстве механизм "внешнегоокна".В блоке 8 буферной памяти (фиг,2)поступившие, сигналы подаются на вход35сдвига вправо и через элемент ИЛИ 24на тактовый вход, в результате чегопроисходит занесение информации врегистр 21 со сдвигом вправо (на выходе элемента ИЛИ 20 - ноль).В определенный момент времени назапускающий 3-й вход устройства приходит сигнал начала работы, которыйчерез элемент ИЛИ 2 б поступает на45управляющие входы группы 27 элементов И и осуществляет опрос выходоврегистра 21, а также подается на входэлемента 22 запрета. Информация изрегистра заносится соответственнов триггеры 28 и через элементы ИЛИ31 и 30 поступает на управляющий входэлемента 22 запрета, на.информационный вход элемента 4 задержки, устанавливает триггер 5 в единичное состояние и запускает через элемент ИЛИ7 таймер 12.Единичный сигнал с самого младшего разряда регистра поступает на40 148179осигнал через элемент ИЛИ 15, таймер12 также поступает на управляющийвход блока 8.В случаях отказов в канале припередаче 1 сообщений (1 = 1,ш) илигрупповой квитанции генератор 10(или 16) случайных импульсов совместно с элементом 11 (или 17) закрывают,прохождение сигнала через элемент.б (или 14),сброса таймера 12 итриггера 5 не происходит. Через заданное "время ожидания" таймер 12срабатывает и сбрасывает сигналомповторной передачи через элемент ИЛИ9 триггер 5. Далее этот сигнал поступает на вход повторной передачи блока8 буферной памяти. Таким образом,инициируется повторная передача сообщений по тайм-ауту, 20При появлении сигнала от элемента 14 - (успешная передача 1 сообщений и групповой квитанции (фиг.2)элементы И 29 открываются и пропускают информацию с разрядов в дешифратор 23, а также на входы элементаИЛИ 20. В результате этого в дешифраторе 23 происходит гашение 1 единиц, имитирующих переданные ранее вцентральную ЭВМ 1 сообщений, и осуще Оствляется занесение новой информа -ции в регистр на входах Ч 1 и С аэлементом ИЛИ 20 поддерживается единица.Таким образом в очереди находятУ35ся единицы, имитирующие сообщения,поступившие в буферную память вовремя передачи ранее выбранных 1 сообщений по каналу связи,Единичный сигнал от элементаИЛИ 20 также поступает на вход элемента 25 задержки, и далее черезэлемент ИЛИ 2 б вновь происходит опрос состояния регистра 21.Триггеры 28 уже находятся в нулевом состоянии (сброс их произошелпо обратной связи). Цикл работы блока 8 повторяется.Если в регистре в буферной памяти отсутствуют сообщения, то опросрегистра 21 повторяется через элемент 22 запрета,При поступлении сигнала от таймера 12 он проходит через элементИЛИ 30 на информационный вход элемента 4 задержки, на управляющихвходах которого сохраняется предшествующее состояние (сброс триггеров 28не выполнился). Таким образом, прои ходит повторная передача потерянных сообщений с той же задержкой.На входе Ч 1 регистра 21 (фиг.2) в основном поддерживается нулевой сигнал, поэтому сообщения от генератора 2 могут поступать в блок 8 независимо от работы канала моделирования передачи до тех пор, пока в старшем разряде регистра не появляется единица. Таким образом, устройство позволяет моделировать системы передачи и обработки информации, использующие конвейерный протокол обмена и механизм "внешнего окна".Формула изобретенияУстройство для моделирования систем передачи и обработки ийформации, содержащее реверсивный блок сдвига, генератор случайных импульсов опроса и группу каналов моделирования передачи информации, каждый из которых содержит первый и второй генераторы случайных импульсов, первый и второй элементы НЕ, первый и второй элемен- ты И, генератор случайных импульсов сообщений, элемент запрета, два элемента задержки, триггер, первый, второй и третий элементы ИЛИ и таймер, выход которого соединен с первым входом первого элемента ИЛИ,выход которого соединен с нулевым входом триггера, прямой выход которого подключен к первому входу первого элемента И, второй вход первого элемента И и первый вход второго элемента И соединены соответственно с выходами первого и второго элементов НЕ, входы которых соединены соответственно с выходами первого и второго генераторов случайных импульсов, вход первого элемента задержки и первый вход второго элемента ИЛИ в каждом канале моделирования передачи информации объединены и подключены к соответствующему разрядному выходу реверсивного блока сдвига, группа разрядных входов которого подключена соответственно к выходам первых элементов И каналов моделирования передачи информации, группа тактовых входов реверсивного блока сдвига соединена соответственно с выходами генератора случайных импульсов опроса, в каждом канале моделирования передачи информации выход второго элемента ИЛИ подключен к входу запуска9 1481 791 таймера,а выход первого элемента задержки подключен к второму входу второго элемента И, выход которого подключен к второму входу первого элемента ИЛИ и к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход соединен с входом останова таймера, выход генератора случайных импульсов сообщений соединен с информационным входом элемента запрета, выход второго элемента задержки подключен к третьему входу первого элемента И, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет моделирования конвейерного протокола обмена, каждый канал моделирования передачи информации дополнительно содержит блок 1 О буферной памяти, информационный выход которого подключен к единичному входу триггера, к второму входу второго элемента ИЛИ и к информационному входу второго элемента задержки, входы установки величины задержки которого подключены соответственно к информационным выходам группы блока буФерной памяти, информационный вход которого соединен с выходом элемента запрета, управляющий вход которого подключен к выходу старшей ячейки памяти блока буферной памяти, вход повторного опроса которого соединен с выходом переполнения таймера, вход считывания блока буферной памяти подключен к выходу второго элемента И, а вход запуска блока является запускающим входом устройства. Составителактор В, Данко Техред М.Х Фукал ов рректор В. Гирняк ч Заказ 2692/51 Тираж 669 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытия113035, Москва, Ж, Раушская наб., д. 4/5 и ГКНТ СССР Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагари