Устройство для защиты от замыканий на землю

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 Н 02 Н 3/ ИСАНИЕ ИЭОБРЕТЕНИ последовательности седними пробоями р изменению заряда в а время между соен суммарномуй сети, а в не(57) Изобретени технике и предн ления защиты от ктротся к зле дл ий е льотно наче я осуществна землю виной черезю изобреувствительз амык ан сетях с нейтралвысокоомный ретения является ю, заземпстор, Цеовышение ности, Работа устрой в . ности и селекти ОСУДАРСТВЕКНЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬС(71) Томский политехнический институт им, С.М.Кирова(56) Авторское свидетельство СССРР 89670, кл. Н 02 Н 3/16, 1980.Авторское свидетельство СССРВ 1105972, кл. Н 02 Н 3/16, 1981.(54) УСТРОЙСТВО ДЛЯ ЗАШИТЫ ОТ ЗАИЬКАНИЙ НА ЗЕ 11 ЛК ства основана на том, что в поврежден-.ной линии интеграл тока от нулевой поврежденных линиях равен нулю, Призамыкании на землю сигнал от датчика1 напряжения нулевой последовательности поступает на вход компаратора2 с парафаэным выходом который воздействует на входы блоков управления3 и 4 вырабатывающих сигналы дляуправления работой интеграторов 6 и 7,Интегр аторы последовательно интегрируют токнулевой последовательности от датчика 5 формируя на выходе к концу времени интегрирования сигналы значительной величины, которые поступаютна вход двухпорогового стробируемогокомпаратора 8, последний воздействует на исполнительный орган 10. 5 ил.Изобретение относится к электротехнике и предназначено для осуществления защиты от замыканий на землю всетях с нейтралью, заземпенной черезвысокоомный резистор,Целью изобретения является повышение чувствительности и селективности,На фиг. приведена схема устройства для зашиты; на фиг.2 и 3 - диаграммы, поясняющие работу устройствапри устойчивом замыкании на землю;на фиг.4 - эпюры сигналов при дуговом замыкании на землю; на фиг,5 - 5схема стробируемого двухпороговогокомпаратора.Устройство содержит датчик 1 напряжения нулевой последовательности,компаратор 2 с парафаэным. выходом, 20первый 3 и второй 4 идентичные форми-.рователи сигналов управления датчика5 тока нулевой последовательности,первый 6 и второй 7 управляемые интеграторы, стробируемый компаратор 258, элементИЛИ 9, исполнительныйорган 10.В состав формирователя 3(4) сигналов управления входят триггер Шмитта11(12) и элемент И 13(14), 30Управление интеграторами 6 и 7осушествляется ключами 15 и 16 соответственно, управляемыми по сигналамот формирователей сигналов управления.35Выход датчика 1 напряжения соединен с входом компаратора 2, выходыкоторого соединены с входами формиро -вателей 3 и 4 сигналов управления,Выходы формирователей 3 и 4 сигналовуправления соединены с входами интеграторов 7 и 6 и элемента ИЛИ 9,Выход датчика 5 тока соединен с входамиинтеграторов 6 и . Вход исполнительного органа 10 соединен с выходом45компаратора 8Работа устройства в сети с нейт ральк, заземленной через резистор,основана на том, что в поврежденнойлинии интеграл тока нулевой последо 50вательности эа время между соседнимипробоями равен суммарному изменениюзаряда всей сети, а в неповрежденныхлиниях равен нулю. указанная закономерность не зависит от характера заряда сети во времени, т,е. от параметров сети частоты свободных токов,их коэффициента затухания, спектрапереходного процесса,Устройство работает следующимобразом,При замыкании на землю на входкомпаратора 2 поступает 30(фиг.2). На прямом выходе компарато-.ра 2 формируется логический сигналХ 1, на инверсном выходе - сигнал Х 1следующим образом (фиг.З):при 3 ЪО Х 1 = 1, Х 1 = О,при 3.,сО Х = О, Х 1 = 1,Сигнал Х 1 с прямого выхода компаратора 2 поступает на первый вход первого формирователя 3 сигналов управления и второй вход формирователя 4сигналов управления,Формирователь 3(4) содержит компаратор (триггер Шмитта или логическийповторитель) 11(12),на входе котороговключена цепь задержки, вход последней является первым входом формирователя сигналов управленияВыход компаратора 11(12) соединен с входомлогического элемента И 13(14), другойвход которого является вторым входомформирователя, первым выходом которого является выход компаратора, авторым выходом блока является выходэлемента И 13(14).Формирователь сигнала управленияработает следующим образом (фиг,З).При поступлении на первый входлогического сигнала Х 1(Х 1) компаратор 11(12) формирует сигнал Х 2(Х 2),передний фронт которого совпадает сфронтом сигнала Х (Х 1), а заднийфронт задержан благодаря наличию навходе задерживающей цепи на время:3 а( ) гЬ г.Сигнал Х 2(Х 2) поступает на первый выход блока управления для управления работой интеграторов и на вход элемента И 13(14), на второй вход которого поступает сигнал Х 1 (Х 1). При этом на выходе логического элемента И и на втором выходе блока управления соответственно формируется сигнал ХС 1(ХС 2). Сигналы ХС 1(ХС 2) поступают на вход элемента ИЛИ 9.Сигнал, пропорциональный току нулевой последовательности с выхода)датчика 5 поступает на входы управляемых интеграторов 6 и 7. На управляющие входы интеграторов поступают,. с первых выходов формирователей сигналов управления логические сигналы, Х 2 и Х 2, первый интегратор 6 находится в режиме интегрирования при Х 2 = 1 (при этом ключ 15 разомкнут), а при Х 20 происходит сброс и напряжение на выходе интегратора 1 = О. Второй интегратор 7 находится в режиме интегрирования при Х 21 (пи этом ключ 16 разомкнут), а при Х 2 = 0 П= 0 (фиг.2 и 3).Первый интегратор выполнен инвертирукщим, а второй - неинвертирующим. Из фиг.2 видно, что при внутреннем замыкании интеграторы 6 и 7 последовательно интегрируют ток нулевой последовательности, формируя на 15 выходе к концу времени интегрирова" ния (т.е. к моментам времении 1 - 1 ) сигналы 1и1 значительной величины. 1, и П , пропорциональны активному току 1 ,2 Од 9 обеспечиваемому резистором в нейтрали сети.При внешнем устойчивом замыкании Е,. = 0 и 1. = 0 в конце времени интегрирования, так как 3 Г, и 31 25 сдвинуты в этом случае по фазе на и/2, Сигналы Г , и Г поступают на вход стробируемого компаратора 8.Логические сигналы ХС 1 и ХС 2 поступают на вход логического элемента Зо ИЛИ 9, а затем с его выхода на вход стробирования компаратора 8. При этом в случае внутреннего замыкания на выходе комгаратора 8 в моменты времени й - э и С 4 - Г Формируются короткие имгульсы, которые посту- пакт на вход исполнительного органа 10.На фиг.4 изображены эпюры сигналов при дуговом замыкании для случая, когда дуга гаснет при первом прохождении через нуль свободного тока дозаряда емкостей неповрежденных фаз, При дуговом замыкании в случае внешнего повреждения сигналы, сформированные на выходах интеграторов, близки к нулю, а при внутреннем повреждении сигналы на выходах интеграторов в конце времени интегрирования значительны.Из фиг.2 и 4 видно, что независимо от фазировки входных сигналов при внутреннем повреждении сигналы на выходах интеграторов пропорциональны изменению заряда всей сети, а при внешнем замыкании укаэанные сигналы равны нулю, т,е, от Фазировки входных сигналов зависит только знак выходного напряжения интеграторов, Поэтому с целью устранения фазировки входныхцепей зашиты, .т.е. упрощения эксплуатации, компаратор 8 может быть выпол нен двухпороговым (Фиг,5), При указанной реализации компаратора 8 интеграторы 7 и 6 могут быть оба иивертирукщими.Таким образом, предлагаемая защита, реализующая алгоритм измерениязаряда, обеспечивает селективность ичувствительность независимо от распределения емкости сети между отдельными присоединениями. Так какпредлагаемое устройство реагируетна величину, пропорциональную заряду,то ее чувствительность и селективность не зависят от характера поврежгдения, параметров сети, спектра ивеличины свободных токов,Формула изобретенияУстройство для защиты от замыканий на землю, содержащее датчик тока нулевой последовательности, датчик напряжения нулевой последовательности, первый формирователь сигналов управления, первый компаратор, элемент ИЛИ, первый управляемый интегратор, управляющий вход которого соединен с первым выходом первого формировате" ля сигналов управления, а вь 1 ход ин" тегратора соединен с входом первого компаратора, выход которого соединен с исполнительным органом, о т л и - ч а к щ е е с я тем, что,с целью повышения чувствительности и селективности, в него дополнительно введены второй формирователь сигна- лов управления, второй управляемый интегратор, второй компаратор с пара. фаэным выходом, причем первый компаратор выполнен стробируемым, вход стробирования которого соединен через упомянутый элемент ИЛИ с вторымивыходаии первого и второго формирователей сигналов управления, первый выход второго Формирователя сигналов управления соединен с управляющим входом второго управляемого интегратора, вход которого соединен с .выходом датчика тока нулевой последовательности и с входом первого управ ляемого интегратора, а его выход соединен с вторым входом первого компаратора, вход второго компаратора соединен с выходом датчика напряже 1467652ния нулевой последовательности, егопрямой выход соединен с первым ивторым входами первого и второго формирователей сигналов управленйя соответственно, а его инверсный выходсоединен с вторым и первым входамипервого и второго формирователей сигналов управления соответственно.Заказ 1205/ Тираж 605 Подписное Производственно-издательский комбинат "йатент", г. Ужгород, ул. Гагарина,101,ВНИИПИ Государственного комитета по изоб 113035, Москва, В, Рааниям и открытиям при ГКНТ СССРкак наб,д. 4/5