Измеритель девиации частоты

СОЮЗ СОВЕТСКИХсоцидлистическиРеспуБлин сю а 01 Е 230"ЕОЯЖ 3 ГссудАРстВенный коуитетпо изов агниям и открытиямпри гннт ссс 1 21) 4210252/24-2122) 16.03.87(56) Авторское свидетельство СССРУ 575578, кл. С 01 К 23/00, 1976.(54) ИЗМЕРИТЕЛЬ ДЕВИАЦИИ ЧАСТОТЫ(57) Изобретение относится к электроизмерительной технике. Цель изобретения - повышение точности ибыстродействия измерителя девиацииДелитель на два 6 входного сигнала уменьшает погрешность, вызванную неравенством нулю порога срабатывания Аормирователя 2. Коммутаторы 1, 17, частотомер 4, счетчики 11, 13, блоки сравнения 14-16 кодов обеспечивают измерение максимального периода ЧМ сигнала при сравнении всех без исключения периодов ЧМ сигнала и точное значение частот модулирующего сигнала и про.межуточной частоты. Вычислительное устройство 19 производит вычисление пикового значения девиации и управляет совместно с блоком управления 3 работой устройства. 1 з,п, ф-лы,илИзобретение относится к радиоизмерительной технике и предназначено для измерения девиации частоты.Целью изобретения является повы 5шение точности и быстродействияизмерителя девиации частоты;На чертеже представлена структурная схема измерителя девиации частоты,10Измеритель девиации частоты содержит коммутатор 1, Формирователь2, блок 3 управления, частотомер 4,генератор 5 опорной частоты, делитель 6 на два, инвертор 7, ключи 8,9, регистр 10, счетчики 11, 12,регистр 13, блоки 14-16 сравнения кодов, коммутатор 17, буферныи регистр 18,Блок 3 управления содержит вычис-лительный блок 19, дешифратор 20триггер 21, одновибраторы 22-24,элементы 25-27 задержки, элементыИЛИ 28, 29.Вход формирователя 2 являетсяпервым входом измерителя, вторымвходом которого является первыйвход первого коммутатора 1, первыйвыход блока 3 управления подключен1 к первым входам регистров 10 и 13,1выход генератора 5 опорной частотыподключен к входам ключей 8, 9:выход формирователя 2 подключен к второму входу первого коммутатора 1 ивходу делчтеля 6 на два, выход которого подключен к входу инвертора7, первому входу блока 3 управленияи второму входу ключа 9, выход инвертора 7 подключен к второму входуключа 8 и второму входу блока 3 управления, выход ключа 9 подключенк первому входу счетчика 12, второйвход которого подключен к пятомувыходу блока 3 управления, второйвыход которого подключен к второмувходу счетчика 11, первый вход кото.рого подключен к выходу ключа 8,информационные выходы счетчика 12подключены к первым информационнымвходам блока 15 сравнения кодов и50информационным входам регистра 13,.информационные выходы которого цопключены к вторым информационным входам коммутатора 17, втсрым информа-.ционным входам блока 16 сравнениякодов и вторым информационным входам55блока 15 сравнения кодов, выход кото-рого подключен к второму входу регистра 13, информационные выходы счетчика 11 подключены к вторым информационным входам блока 14 сравнения и информационным входам регистра 10, информационные выходы которого подключены к вторым информационным входам блока 16 сравнения кодов, вторым входам коммутатора 17 и первым входам блока 14 сравнения кодов, выход которого подключен к второму входу регистра 10, вход блока 15 сравнения подключен к четвертому выходу блока 3 управления, третий выход которого подключен к входу блока 14 сравнения, выход блока 16 сравнения кодов подключен к управляющему входу коммутатора 17, информацион - ные выходы которого подключены к ин" формационным входам буферного регистра 18, первый, второй и третий управляющие входы которого подключены соответственно к первому, шес-. тому, седьмому выходам блока 3 управления, восьмой выход которого подключен к второму входу коммутатора 1, выход которого подключен к входу частотомера 4. Вход дешифратора 20 блока 3 управления подключен к адресным выходам вычислительного блока (ЭВМ) 19, информационные входы которого подключены к выходу буферного регистра 18 и частотомера 4.Выходы дешифратора 20, элемента ИЛИ 29, одновибратора 23, одновибратора 22, элемента ИЛИ 28, одновибра,тора 24, элемента 25 задержки и триггера 21 являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым выходами блока 3 управления, первый выход дешифратора 20 подключен к первому входу триггер 21, второй выход дешифратора 20 подключен к второму входу триггера 21, первым входам элементов ИЛИ 28 и 29 третий выход дешифратора 20 подключен к входу одновибратора 24 и входу элемента 25 задержки, выход одновибратора 22 через элемент 26 задержки подключен к второму входу элемента ИЛИ 28, выход одновибратора 23 через элемент 27 задержки подключен к второму входу элемента ИЛИ 29.Структурная схема ЭВИ - типовая (например, "Электроника ДЗ"), БуФерный регистр 18, имеющий три устойчивых состояния (О, 1 и высокий выходной пмпеданс), обеспечивает подключение на общую шину ввода ин30 45 ф 11 ь (Т макс) Ийь(Тп) э55где и = О, 1, 2,.Б,(Т ) -максимальное значениечетных периодов ПЧ,храформации в ЭВМ двух источниковинформации - частотомера 4 и коммутатора 17. Дешифратор 20, одновибратор 24 и элемент 25 задержки обе 5спечивают формирование временной диаграммы управления буферным регистром 18 по кодам адресной магистрали ЭВМ,Устройство работает следующим образом.По адресным шинам ЭВМ 19 выдается код, который, поступая в блок 3управления на входы дешифратора 20,обеспечивает появление на втором 15выходе дешифратора 20 сигнала, устанавливающего все узлы в измерителе в исходное состояние,.По окончании этого сигнала измеритель осущест"вляет измерение максимального значения периода ПЧ (Табаке) и промежуточную частоту (Е).На вход коммутатора 1 с выходатриггера 21 блока 3 управления поступает сигнал, разрешающий прохождение на вход частотомера 4 промежуточ,ной частоты, значение которой свыхода частотомера 4 передается вЭВМ 19 и хранится в памяти,Частотно-модулированный сигналпромежуточной частоты в формирователе 2 преобразуется в прямоугольные импульсы с сохранением законамодуляции и поступает на вход делителя 6 на два, который обеспечивает35выделение четных и нечетных перио-дов ПЧ. Четные периоды, поступая навход ключа 9, открывают его, на второй его вход с генератора 5 опорнойчастоты поступает опорная частота.На выходе ключа 9 получаем четные,модулированные по длительности периоды ПЧ, которые в счетчике 12преобразуются в цифровой код, который поступает на первые информа-.ционные входы блока 15 сравнениякодов, на вторые информационные входы которого поступает код, записан-.ный в регистре 13. На управляющийвход блока 15 сравнения с выхода50одновибратора 22 поступает импульс,вырабатываемый по концу четногопериода ПЧ и появляющийся на выходеблока 15 сравнения в случае, если нящихся в первом регистре;М,(Т ) - текущее значение четных периодов ПЧ, выдаваемое первым счетчиком,и осуществляет запись в регистр13 данного значения,Затем импульс, вырабатываемый одновибратором 22, задерживается элементом 26 задержки (на время, достаточное для записи в регистр 13)и поступает через элемент ИЛИ 28 навторой вход счетчика 12,устанавливаяего в начальное состояние, и измерения повторяются.Нечетные периоды с выхода инвертора 7, поступая на вход ключа 8,открывают его. На другой вход ключа8 с. генератора 5 опорной частотыпоступает опорная частота. На выходе.ключа 8 получаем нечетные, модулированные по длительности периоды ПЧ,которые в счетчике 11 преобразуютсяв цифровой код, который поступаетна первые информационные входы блока14 сравнения кодов, на вторые информационные входы которого поступаеткод, записанный в регистре 10. На управляющий вход блока 14 сравнения кодов с выхода одновибратора 23 поступает импульс, вырабатываемый по концу нечетного периода ПЧ, который появляется на выходе блока 14 сравнения в случае, если(Т,)(И(Т) где а =О, 1,2,;И. (Т, ) - максимальное значениенечетных периодов ПЧ,хранящихся во второмрегистре;И(Т ) - текущее значение нечетных периодов ПЧ,выдаваемое вторымсчетчиком,и осуществляется запись в регистрданного значения, Затем импульс, вырабатываемый одновибратором 23, задерживается элементом 26 задержки(на время, достаточное для записив регистр 10) и поступает черезэлемент ИЛИ 29 на второй вход счетчика 11, устанавливая его в начальное состояние, и измерения повторяются. Значения кодов, хранящихсяв регистрах 10, 13, поступают навходы .коммутатора 17 и .блока 16 срав нения, где сравниваются в результате чего на выходе блока 1 б сравненияпоявляется сигнал, подключающий навыход коммутатора 17 максимальноезначение периода ПЧ (Т,),По адресным шинам ЗВМ 19 выдается код, который, поступая в блокуправления на входы дешифратара20, обеспечивает появление на третьем его выходе сигнала, па переднему фронту которого сцнавибратср24 выделяет импульс ле 1 еписывающийзначение Тв буферный регистр18. Сигнал с третьего выхода дешифратора 20, задержанный элементом25 задержки на время записи Т в буферный регистр 18, поступает натретий управ яющий вход буферногорегистра 18,обеспечивая считываниезначения Т, в память ЭВМ,Затем по адресным шинам ЭВМ 19выдается кад, который обегпечиваетпереключение в блоке 3 управлениятриггера 21 в единичное состояние,сигнал с выхода которого, поступаяна второй вход коммутатора 1, подклю-чает на вход частотомера 4 модулирующую частоту Г, катсрая измеряется им и выдается в память ЭВМ 19.В ЭВМ 19 пиковое значение девиации вычисляется по формуле1 .Г Т чичас. гГ1Т раус В" и 1- монс где Т,д , - максимальный период ЧМсигнала перенесенногона промежуточную частотуГ - значение промежуточнойпччастоты;,Р - частота модулирующегасигнала.Введение в измеритель делителя позволяет существенно уменьшить погрешность, вызванную неравенствам нулю и нестабильностью порога срабатывания формирователя,поскольку величина периода сигнала (в отличие ат полупериода) не зависит ат уровня срабатывания формирователя,Введение первого ксммутаторачастотомера и измерение значения толь- ко Тпозволяет значительно точнее измерять пиковое значение девиации, так как: а) не происходит усреднения его относительно несущей частоты, как зта имеет место при измерении его па значениям Ти Т ; б) погрешность дискретности при измерении Т, минимальна, так как Т больше остальных значений периодов К сигнала; в) измерение частоты модуляции позволяет ввести поправку, связанную с усреднением мгновенной частоты за время измерения периода. Введение инвертара, второго ключа, второго счетчика, третьего блока сравнения, второго коммутатора и буферного регистра позволила минимум в два раза повысить быстродействие, так как осуществляется сравнение всех без исключения периодов ЧИ сигнала.формула изобретения20 1. Измеритель девиации частоты,содержащий йсрмирователь импульсов,генератор опорной частоты ключ,два регистра, счетчик, два блокасравнения кодов и блок управления, Б причем вход формирователя соединенс первым входом измерителя, первыйвыход блока управления подключен кпервым входам регистров, выход генератора опорной частоты подключен к ЗО первому входу первого ключа, выходкоторого подключен к первому входупервого счетчика, второй вход которого подключен к второму выходу блока управления информационные выходыпервого счетчика подключены к инД 5формационным входам первого регистра и первым информационным входампервого блока сравнения кодов, вторые информационные входы которогоподключены к информационным выходампервого регистра, к второму входукоторогаподключен выход первого блока сравнения кодов, вход которогоподключен к третьему выходу блока управления, четвертый выход которого фбподключен к входу второго блока сравнения кодов, выход которого подключен к второму входу второго регистра информационные выходы которогоподключены к первым входам второго Яблока сравнения, а т л и ч а ю щ и йс я тем, .что, с целью повышения точности и быстродействия измерителя,в него дополнительно введены частотомер, делитель на два, инвертор, второй ключ, второй счетчик, два коммутатора, третий блок сравнения .кодов, буферныи регистр, причем второй вход измерителя соединен с пер14 б 5799 Составитель В,НовоселовТехред А.Кравчук Корректор М.Васильева Редактор А.Маковская Заказ 94045 Тираж 711 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ. СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,30 вым входом первого коммутатора, второй вход которого подключен к восьмому выходу блока управления, выходформирователя подключен к третьемувходу первого коммутатора и входуделителя на два, выход которого подключен к первому входу блока управ-.,ления, второму входу второго ключаи входу инвертора, выход которогоподключен к второму входу блока управления и второму входу первогоключа, первый вход второго ключаподключен к выходу генератора опорной частоты, выход второго ключаподключен к первому входу второгосчетчика, второй вход которого подключен к пятому выходу блока управления, информационные выходы второго счетчика подключены к вторым информационным входам второго блокасравнения и информационным входамвторого регистра, информационные выходы которого;, подключены к первыминформационным входам третьего блокасравнения кодов и первым входам второго коммутатора, информационныевыходы первого регистра подключенык вторым информационным входам второго коммутатора и вторым информационным входам третьего блока сравнения кодов, выход которого подключен к управляющему входу второгокоммутатора, информационные выходыкоторого подключены к информационнымвходам буферного регистра, первьйуправляющий вход которого подключенк первому выходу блока управления,шестой выход которого подключен квторому управляющему входу буферного регистра, третий управляющий входкоторого подключен к седьмому выходу блока управления, информационные входы блока управления соединены свыходами буферного регистра и частотомера, вход буферного регистра подключен к выходу первого коммутатора,2. Измеритель по п.1, о т л ич а ю щ и й с я тем, что блок управления содержит вычислительный 10 блок, дешифратор, триггер, три одновибратора, три элемента задержки идва элемента ИЛИ, причем входы первого и второго одновибраторов и дешифратора являются соответственно 15 первыы, вторым и третьим входами блока уйравления, первый вход триггераподключен к первому выходу дешифратора, второй выход которого подключен к второму входу триггера, первым 20 входам элементов ИЛИ и первому выходу блока управления, выходы первого элемента ИЛИ, первого одновибратора, второго одновибратора, второгоэлемента ИЛИ, третьего одновибрато ра, третьего элемента задержки итриггера соединены соответственно свторьм, третьим, четвертым, пятым,шестью, седьмым и восьмым выходамиблока управления, третий выход де шифратора подключен к входам третьего одновибратора и третьего элементазадержки, выход первого одновибратора через первый элемент задержкисоединен с вторым входом первогоэлемента ИЛИ выход второго ОДновибратора через второй элемент задержкисоединен с вторым входом второгоэлемента ИЛИ, вход дешифратора соединен с адресным выходом вычисли тельного блока, входы которого являются информационными входами блокауправления.