Устройство для фиксации временного положения импульса

(51) 4 Н ОПИСАНИЕ ИЗОБРЕТЕН тигн 1 Ме 1 Ьой госудАРственный номитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОРСКОМУ СВИДЕТЕЛЬСТВ,(2) 22,09,8646) 15,11.88, Бюл. У 42 (71) Научно-исследовательский инс тут прикладных физических проблем им. А.Н. Севченко(54) УСТРОЙСТВО ДЛЯ ФИКСАЦИИ ВРЕМЕННОГО ПОЛОЖЕНИЯ ИМПУЛВСА(57 ) Изобретение может быть использовано при построении систем статистического временного анализа ядерно-физического, оптико-физическоголазерно-локационного и др. назначений. Цель изобретения - повышениеточности фиксации временного положения импульса. Устройство содержит.входную клемму 1, компараторы: 2-5напряжений, источники 9-1,1 опорногонапряжения, резистивный делитель 12напряжения, дифференцируюрую цепь 8,генераторы 17 и 18 тока, накопительный конденсатор 21, триггер 13 ивыходную клемму 27, В устройство введены компараторы 6 и 7, триггеры 1416, преобразователь 23 время - амплитуда, блок 24 вычитания, генератор 19 тока, элемент 25 совпадений,инвертор 26 и элемент 22 задержки,Введение перечисленных элементов ссоответствующими связями дает возможность в предложенном устройствеоценивать кривизну фронта фиксируемых сигналов и автоматически перестраивать параметры устройства таким об";разом, чтобы уменьшить общий разбросвременных положений выходных импульсов, обусловленный изменениями длительности и формы входных воздействий. 2 ил.Изобретение относится к импульсной технике и может быть использовано при построении систем временного анализа ядерно-физического, оптико-физического и т.д.Цель изобретения - повышение точности Фиксации временного положения импульса.На фиг. 1 представлена структурная схема устройства для фиксации временного положения импульсов, на фиг. 2 - временные диаграммы работы для случаев сигналов различной амплитуды и длительности. 5Устройство содержит входную клемму 1, компараторы 2-7 напряжений, дифференцирующую цепь 8, источники 9-11 опорных напряжений, реэистивный делитель 12 напряжения, тригге ры 13-6, генераторы 17-19 тока, ключ 20, накопительный конденсатор 2,элемент 22 задержки, преобразователь 23 время - амплитуда, блок 24 вычитания, элемент 25 совпадений, инвертор 26 и 25 выходную клемму 27.Входная клемма 1 устройства соединена с первыми входами компараторов 2-5, компаратор 2 соединен вторым входом с выходом источника 9 и с первым входом делителя 12, второй вход которого подключен к общей шине, выход компаратора 2 подключен через дифференцирующую цепь 8 к входу установки единицы триггера 16, выход которого подключен к выходной клемме 27, выходы компараторов 3 и 4 соединены соответственно с входа ми установки единицы триггера 13 и со стоп-входом преобразователя 23, выход компаратора 5 соединен со старт. входом преобразователя 23, входом установки единицы триггера 14 и через инвертор 26 - с вторым входом элемента 25 соединения, выход триггера 13 подключен к второму входу генератора 17 тока непосредственно и к тактовому входу триггера 15 через элемент 22 задержки, выход триг" гера 14 соединен с первым входом генератора 17 тока, с входом генератора тока 18 и управляющим входом ключа 20, выход преобразователя 23 соеди.нен с первым входом блока 24 вычитания второй вход которого соединен с955 источником 10 опорного напряжения, а выход подключен к второму входу компаратора 7, выход которого соединен с В-входом триггера 15, ключ 20 подключен параллельно накопительному конденсатору 21, соединенному одной обкладкой с общей шиной, а второй - с первыми входами компараторов 6 и 7 и выходами генераторов 17-19 тока.Второй вход компаратора 6 подключен к источнику 1 опорного напряжения, а выход соединен с первым входом эле- мента 25 совпадения и входами установки нуля триггеров 15 и 16, выход триггера 15 соединен с входом генератора 19 тока, а выход элемента 25 совпадений - с входами установки нуля триггеров 13 и 14 и входом сброса преобразователя 23.На временной диаграмме работы устройства (Фиг. 2) показаны: а - входные сигналы с различающимися амплитудами и длительностями, б,в,г,д - сигналы на выходах компараторов соответственно 5,4,3,2, е,ж,з - сигналы на выходах триггеров соответственно 14,13,15, и - сигналы на выходах преобразователя время - амплиту" да 23(а) и на накопительном конденсаторе 2 (б ), к - выходные сигналы триггера 16; л, м - сигналы на выходах компараторов(для случая отрицательного опорного напряжения источника 10) и 6; н - выходные сигналы элемента 25 совпадения. Все изображенные сигналы даны в положительной полярности.Устройство работает следующим образом.На вход компаратора 2 с источника 9 подается потенциал 11, определяющий минимальную амплитуду регистрируемых сигналов. На входы компараторов 3-5 с резистивного делителя 12 напряжения подаются уровни напряжения 11 , Ц и 11, выбранные, исходя из соотношений: 1311 ) ПБ0; Ц =Щ+Оз )/2. На выходах упомянутых компараторов в отсутствии входного сигнала имеется потенциал логического нуля, триггеры 13- 16 находятся в нулевом состоянии.Выходные сигналы триггеров 14 и 15 в исходном состоянии удерживают выключенньии генераторы 17-19, а ключ 20 - . включенным, вследствие чего накопительный конденсатор 21 находится в разряженном состоянии. Входной Фиксируемый сигнал подается через клемму 1 одновременно на первые входы компараторов 2-5, кото76 3 14379 рые формируют на своих выходах перепады напряжений в моменты превышения мгновенньй значением фиксируемого сигнала соответствующих порогоВ вых уровней напряжения. 11 ервым из них срабатывает компаратор 5. Его выходной сигнал устанавливает в единичное состояние триггер 14, запускает преобразователь 23 время - амплитуО да и через инвертор 26 блокирует элемент 25 совпадения. По единичному состоянию триггера 4 закрывается ключ 20 и включаются одновременно генераторы 17 и 18 тока. Накопитель б ный конденсатор 21 начинает при этом линейно заряжаться суммарным током упомянутых генераторов тока со скоростью ,. При превышении фиксируемым сигналом порогового уровня Б 20 компаратора 3 устанавливается в единичное состояние триггер 13 и выключается генератор 7 тока. Накопительный конденсатор 2 с этого момента продолжает заряжаться только от ге нератора 17 тока со скоростью, ( ХМежду моментами срабатывания компараторов 5 и Зиппо сигналу компаратора, 4 выключается преобразователь 23 время - амплитуда и на его выходе 30 фиксируется потенциал Б , пропорциональный временному интервалу между моментами перехода входным сигналом пороговых уровней 1 и 11 . Коэффициент передачи преобразователя 23 выбирается равным удвоенному значениюи поэтому при фиксации сигна 4лов с линейно нарастающим фронтом величина 11, оказывается равной уровню потенциала на накопительном кон денсаторе 21 11, достигнутому к моменту выключения генератора 7 тока.При регистрации сигналов, фронт которых описывается функцией с положительной второй производной .д, У,щ4 )11. Если жео имеет значение меньше нуля, то цНВыходной сигнал преобразователя 23 складывается при помощи блока 24 вычитания с опорным напряжением ис- ВО точника 10 и результат суммирования подается на вход компаратора . Последний сравнивает его с потенциалом накопительного конденсатора 2. Если потенциал накопительного конденсатора 21 У превышает потенциал блока 24 вычитания 1, то на выходе компаратора 7 появляется уровень логической единицы и нулевой уровень в противном случае. Результат сравнения потенциалов накопительного конденсатора 21 и блока 24 вычитания анализируется и запоминается 0-триггером 15. Эта операция выполняется по фронту сигнала триггера 13, задержанному элементом 22 задержки на время переходных процессов в генераторе 17 ока и компараторе 7 и поступающему на тактовый вход триггера 15. Выходным потенциалом триггера 5 управляется генератор 9 тока, Он включается в случае, если упомянутый триггер переходит в единичное состояние.Таким образом, в зависимости от формы фиксируемого сигнала, заряд накопительного конденсатора 21 посЛе поступления на тактовый вход триггера 15 синхронизирующего сигнала сэлемента 22 задержки может продолжаться с двумя разными скоростями. Если фронт нарастания фйссируемогосигнала описывается функцией с положительной второй производной, то накопительный конденсатор 21 продолжает заряжаться с прежней скоростьюДля сигналов с,д с 0 в момент переключения триггера 15 скорость заряда накопительного конденсатора 21 увеличивается. Значение З, при котором происходит смена скорости заряда накопительного конденсатора 21, может и отличаться от нуля. Оно оптимизируется путем подбора напряженияисточника опорного напряжения такимобразом, что для заданного классаформ регистрируемых сигналов минимизировать суммарную неопределенность моментов их временной фиксации. Если переклю ение скорости заряда осуществляется при /З = О (линейно нарастающий сигнал), упомянутое опорное напряжение выбирается равным приращению потенциала накопительного конденсатора 21 за время задержки сигнала в цепи: компаратор 7, триггер15, генератор 9 тока. Второй этап заряда накопительного конденсатора 21 продолжается до превышения его потенциалом порогового уровня напряжения У, установленного источником 11 опорного напряжения. В момент превышения на выходе компаратора 6 формируется перепад напряжения, которым сбрасываются триггеры 15 и 16. Последний устанавливается в единичное состояние про 1437976дифференцированным, выходным сигналом компаратора 2 по фронту входного сигнала в случае, если его амплитуда превышает уровень,напряжения источника 9, Спад выходного импульса триггера 16 при его переключении в нулевое состояние фиксирует временное положение входного сигнала устройства. Его временное положение относительно начала входного воздействия с точностью до постоянной составляющей, определяемой величиной задержки сигнала в элементе 22 задержки, триггере 15 и генераторе 19 тока.Выходной сигнал компаратора 6 единичного уровня поступает также на вход элемента 25 совпадения и если на его другом входе присутствует потенциал логической единицы с выхода инвертора 2 б (фиксируемый сигнал окончился), сбрасывает триггеры 13 и 14 и преобразователь 23 время - амплитуда, Устройство приводится при этом в исходное состояние. Если к моменту срабатывания компаратора б входной сигнал еще не закончился и на выходе инвертора 2 б присутствует потенциал блокировки, то сброс триггеров 13 и 14 и преобразователя 24 время - амплитуда и возврат устройства в исходное состояние задерживаются до окончания выходного сигнала компаратора 5. Формула изобретенияУстройство для фиксации временного положения импульса, содержащее первый и второй источники опорных напряжений, первый, второй, третий и четвертый компараторы напряжений, первый и второй генераторы тока, дифференцирующую цепь, резистивный делитель напряжения, ключ, накопительный конденсатор и первый триггер, первый вход которого подключен через дифференцирующую цепь к выходу первого компаратора напряжений, второй вход первого триггера подключен к выходу четвертого компаратора напряжений, первый вход которого подключен к первой обкладке накопитель- .ного конденсатора, к первому входу ключа и к выходам первого и второго генераторов тока, второй вход четвертого компаратора напряжений соединен с выходом второго источника опорнЫх напряжений, вход второго ге нератора тока соединен с перньмвходом первого генератора тока, первые вхоцы первого, второбЬ и третьего компараторов напряжений объединены и подключены к входной клемме,выход первого источника опорньгхнапряжений соединен с входом резистивного делителя напряжений и с вто 10 рым входом первого компаратора напряжений, вторые входы второго и третьего компараторов напряжений соединены соответственно с первым и вторым выходами резистивного делителя напряжений, второй вход которого подключен к общей шине, вторая обкладка конденсатора и ключ подключен к общей шине, о т л и ч а ющ е е с я темчто, с целью повышения точности фиксации временногоположения импульса, в него введены пятый и шестой компараторы напряжений, второй, третий и четвертый 25 ЗО 35 40 50 55 триггеры, третий генератор тока,преобразователь время - амплитуда,блок вычитания, элемент задержки, инвертор и элемент совпадения, причемпервый вход пятого компаратора напряжений соединен с входной клеммой,а второй вхоц соединен с третьим вы -ходом резистивного делителя напряжений, выходы второго, третьего и пятого компараторов напряжений подключены соответственно к первым входамвторого триггера, преобразователявремя - амплитуда и третьего триггера, второй вход которого соединен свторыми входами преобразователявремя-амплитуда, второго триггера ис выходом элемента совпадения, первый вход которого через инвертор подключен к выходу гятого компараторанапряжений и к третьему входу преобразователя время - амплитуда, выход которого подключен к первому входу блока вычитания, второй вход которого соедичен с выходом первого источника опорных напряжений, выход второго триггера соединен через элементзадержки с первым входом четвертоготриггера и с вторым входом первогогенератора тока, выход которого подключен через третий генератор токак выходу четвертого триггера и кпервому входу-шестого компаратора напряжений, второй вход которого соединен с выходом блока вычитания, авыход соединен с вторым входом четвертого триггера, третий вход кото343797 б рого соединен с выходом четвертогокомпаратора напряжений и с вторымвходом элемента совпадения, выход оставптель В. Чижовинец Техред М.Ходанич Корректор М, Васильева Ре 1;ктор Н. Кищту каз 5967/54 одписно 130 4 ческое предприятие, г. Ужгород, ул. Проектная,оиэводственно-поли Х Ф ТиражИИПИ Государственнопо делам иэобретений5, Москва, Ж, Ра третьего триггера подключен к входу второго генератора тока иуправляющему входу ключа. комитета и открытийская наб,