Интегратор

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСН РЕСПУБЛИН 6 С 718 50 ЕННЬЙ КОМИТЕТ ССС ЗОБРЕТЕНИЙ И ОТКРЫТ ГОСУД ПО ДЕ ЗОБРЕТЕНИЯ У ислительповысить(57) Изобретение относится к аналогвой и аналого-циФровой вычной технике, и позволяет точность интегрирования интеграторана переключаемых конденсаторах с параллельной имитацией резистора, В устройство, содержащее конденсатор 2 вцепи обратной связи операционного усилителя 1 и имитацию резистора на переключаемых конденсаторах, введены дополнительные конденсатор 4 и два клю -ча 7 и 8. Предлагаемое устройствоможет быть использовано при созданииразличных устройств автоматики и вычислительной техники, прежде всего винтегральном исполнении. 3 нл,Изобретение относится к автоматике и вычислительной технике, предназначено для формирования аналогового сигнала, пропорционального интег.ралу от входного сигнала, и можетнайти применение в аналоговых и гибридных вычислительных устройствах, атакже в специализированных устройствах обработки информации. 1 ОЦелью изобретения является повышениеточности интегрирования.На фиг,1 представлена Функциональная схема интегратора; на фиг.2 -временные диаграммы сигналов управления ключами; на фиг.З - схемные конфигурации, возникающие на различныхэтапах работы предлагаемого устроиства,Интегратор содержит операционныйусилитель 1, интегрирующий конденсатор 2, первый и второй запоминающиеконденсаторы 3 и 4, первый-четвертый ключи 5-8, например, на полевых транзисторах. 25Интегратор работает в дискретномвремени с периодом (тактом) дискретизации Т, Каждый такт разбиваетсяна р подтактов (р - четное), Временные диаграммы сигналов управленияключами, изображенные на фиг,2, соот ветствуют р = 8.В первом подтакте выполняется выборка текущего значения выходногосигнала с запоминанием его на последовательно соединенных втором 3 и третьем 4 конденсаторах (С и С ), Замкнут первый ключ 5 (остальные ключи разомкнуты) с образованием схемной конфигурации изображенной на фиг,За ,С напряжение на конденсаторе 3в11 с " Пвх/2Во втором подтакте замкнут третийключ 7 (остальные ключи разомкнуты) в образованием схемкой конфигурации45 (см.фиг,Зб).Третий конденсатор 4 раэ" ряжается через открытый третий ключ 7, К концу такта напряжение на кон" денсаторе 4 равно нулюф500 =О.сНапряжение на втором конденсаторе3 сохраняет значение из предыдущеготакта: В третьем подтакте осуществляется деление заряда между конденсаторами Зи 4.Замкнут четвертый ключ 8 (осталь" ные ключи разомкнуты) с образованием схемной конфигурации (Фиг,Зв), За. ряд второго конденсатора 3 перераспределяется между вторым 3 и третьим 4 конденсаторами. При С = С х заряд делится пополам и Пс = ЦПв /4.с с вхДалее вплоть до заключительного р-го подтакта работа устройства в четных подтактах соответствует подтакту 2, а в нечетных - подтакту 3. При этом в некотором 1-м нечетном подтакте заряд делится поровну между конденсаторами 3 и 4. Напряжение на конденсаторе 2 к концу тактаВ некотором 1-м четном подтакте (1 р) выполняется подготовка (разряд) конденсатора 3 к новому делению за" ряда, а конденсатор 2 сохраняет значение напряжения из предыдущего такта.В заключительном р-м подтакте заряд конденсатора 3 передается на конденсатор 2, участвуя в формировании интегральной суммы. В этом такте выходное напряжение получает соответствующее приращение,Замкнуты ключи 6 и 7, ключи 5 и 8 разомкнуты, При этом образуется схемная конфигурация, изображенная на Фиг,Зг. Обкладка конденсатора 3, присоединенная к инвертирующему входу операционного усилителя, благодаря действию орицательной обратной связи находится под потенциалом общей шины. Заряд конденсатора 3 "перекачи" вается" на конденсатор 2, что вызывает приращение напряжения на выходе устройства-Рйьых вяТаким образом, коэффициент передачи предлагаемого интегратора описывается выражением (при С, = С = Св)- Ра(тК с 255Пс Пех/2Таким образом, в этом такте выполняется сброс заряда с конденсатора 4. В устройстве-прототипе для обеспечения коэффициента передачи интегратора той же величины необходимо иметь1434458 С =С 2й Оценим выигрыш по точности величиной12 /2+2К"Ю КОсновным преимуществом предлагаемо- Р го устройства является повышенная точ- При р = 8 выигрыш по точности состав 5.ность интегрированияляет 8 раэ; при р6 - 64 раза.Относительное отклонение коэф- Отметим, что введение дополнительфициента передачи от номинального ных конденсаторов и аналогового ключа значения до предлагаемого устройства несущественно усложняет предлагаемое определяется формулой 10 устройство по сравнению с устройством-прототипом. Это связано с тем,ЗК - (К - К )/К что в интегральной схемотехнике сложч ц 0,намность устройства оценивается прежде3 С,(1-р/4) - 3 Свсего площадью, занимаемой на крис 15 талле. В предлагаемом устройстве сумгде 3 С 3 С - относительные откло" ма емкостей конденсаторов (а следованения емкостей конденсаторов 2 и 4 тельно, и занимаемая ими площадь) в от емкости, конденсатора 3, (2 + 1)/33 раэ меньше, чем в устройПредположим теперь, что 8 С 8 С1 ф зф стве-прототипе. Например, при р8 оС - независимые величины, распре" 20ф р р экономия в площади, занимаемой кондеиделенные по одинаковому закону и саторами, составляет 5,7 раза. По- имеющие одинаковые числовые характескольку аналоговый ключ представляет ристики: математическое ожидание собой просто полевой транзистор, то МЗС = О и среднеквадратичное откло- плнение (7 . Тогда среднеквадратичное ся пренебрежимо малой в сравнении с отклонение коэффициента передачи впредлагаемом устройстве6 к= СУ тройс епр ипе Р 4 ним выигрыш по точ ти величи й(4 / (1-р/4)+1,Д/6 к йе, при жестемкостей8 С, отдачи в ДК= - (р/4) 1,стройстве-прототип3 Кц = 2"3,При р = 8 имеем Е16/ Г 2 = 11,3; при р = 16 Е = 256/410 = 81.Таким образом, предлагаемое устро ство позволяет уменьшить среднеквадратичное отклонение коэффициента пе" редачи на порядок и лучше при равных требованиях к точности согласования емкостей конденсаторов.В другом, крайнем случакой корреляции отклоненийконденсаторов РС, = 8 С =клонение коэффициента перепредлагаемом устройствемула и э о б р е и 0Интегратор, содержащий операционныйусилитель, выход которого являетсявыходом интегратора и через интегрирующий конденсатор соединен с инвертирующим его входом, первый и второй Б,ключи, соединенные последовательнои подключенные одним свободным выводом к входу интегратора, включенныепоследовательно первый и второй запоминающие конденсаторы, вторая обклад ка второго из которых соединена сшиной нулевого потенциала, и третийключ, подключенный одним иэ выводов кк шине нулевого потенциала, о т л и,ч а ю щ и й с я тем, что, с цельюповышения точности интегрирования,он содержит четвертый ключ, включенный между шиной нулевого потенциала и общим выводом первого и второгоключей, соединенным с второй обкладкой первого запоминающего конденса тора, к общему выводу первого и второго запоминающих конденсаторов подключен второй вывод третьего ключа,а второй свободный вывод последова-тельно соединенных ключей подключен к к инвертирукицему входу операционногоилителяус1434458 б Составитель С.Бел орректор Г.Решетник Редактор М.Банд ехред М.,Пидык Тираж 704 Подписноекомитета СССР Заказ 5557/52 водственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,я 4 ВНИИПИ Государственного по делам изобретений113035, Москва, Ж, Рауш и открытийкая наб.,