Устройство для дискретных ортогональных преобразований

1399764 достигается благодаря тому, что вустройство введены информационныевходыи 2, первая матрица .3 с вычислительными модулями 4 и выходом 5,дополнительные матрицы 6 с вычислиИзобретение относится к вычислительной технике и может быть использовано в специализированных системахобработки сигналов и изображений вы сокой производительности.5Цель изобретения - расширениефункциональных возможностей за счетобработки в различных ортогональныхбазисах и выполнения многомерногодискретного преобразования Фурье, 10На фиг.1 представлена функциональная схема предлагаемого устройства;на фиг,2 - Функциональная схема вычислительного модуля первой ( систолической) матрицы; на Фиг.З - функциональная схема вычислительного модуля второй систолической матрицы;,на фиг.4 - функциональная схема ка нала блока конвейерных регистров.Устройство (фиг.1) содержит информационные входы 1 и 2, первую систолическую матрицу 3 с вычислительнымимодулями 4 и выходом 5, шдополнительных систолических матриц 6 с вы числительнымимодулями 7 и вторым 8 25и третьим 9 входами, блок 1 О из ш конвейерных регистров, содержащий каналы 11 и выход 2,информационныйвыход 13 устройства и вход 14 синхронизации. 30Вычислительный модуль 4 (Фиг.2)содержит входы 5-17, регистры 18 и19, умножитель 20, сумматор 21 и выходы 22-24.Вычислительный модуль 7 (Фиг.З) 35содержит входы 25-27, регистр 28, умножитель 29, сумматор ЗО и выходы31-33.Канал 11 (Фиг.4) содержит вход 34,регистры 35 и выходы 36 н 37. 40Устройство работает следующим образом,На вход 1 устройства поступаютвесовые множители вида тельными модулями 7 и входами 8 и 9,блок 10 конвейерных регистров, содержащий каналы 11 и выход 12, информационный выход 13 устройства, вход 14синхронизации. 4 ил. 2Иф ехр12 юр 1/д ; 1 е О,п-;рб О, п. (1) На вход 2 устройства поступают данные М-й подстроки исходной последовательности из Н отсчетов. После загрузки (и)-го элемента 1-й подстроки при поступлении последнего и-го элемента подстроки систолической матрицей 3 выполняется преобразование видарЕС 2, х(1 с)и + 1 +Ы, (2)В о-(к 1 .где С - элемент с номером р (рЯ О,и) обработанной 1-й подстроки, являющейся результатом обработки на первойступени вычислений.С выхода 5 первой систолическойкматрицы 3 результаты С, выполнения и-точечного ДПФ поступают на вторую ступень обработки. Укаэанные результаты поступают на первый вход первой дополнительной систолической матрицы 6, где домножаются на дополнительные весовые множители И 1, поступающие на второй вход 8 указанной матрицы. Полученные результаты умножения вида(3) поступают на первый вход второго модуля 7 первой дополнительной матрицы б. На вход 9 второго модуля 7 поступают весовые множители вида Урл) Вычислительные модули 7 дополнительной систолической матрицы 6 реализуют вычисления;п к опричем элементы результата с разными номерамн от 0 до (и)-го Формируются параллельно-последовательно в модулях 7 дополнительной систолическойвях в1 в 1"въ + хв1 в в вювх + хв ввыл а промежуточные Результаты суммирования хранятся в регистрах соответствующих каналов 11 блока конвейерных регистров О. Результаты вычислений по выражению (4), являющиеся результатами выполнения второй ступени вычислений, снимаются с общего выхода 12 блока конвейерных регистров 10 и поступают на вход следующей дополнительной систолической матрицы 6, которая выполняет действия, аналогичные выражению (4), формируя результаты следующей ступени вычислений, При этом на второй вход 8 1-й дополнительной систолической матрицы б поступают весовые множите%)ли вида Ы,где 1 ь. 1, ш-. Результаты обработки снимаются с общего выхода 12 последнего блока конвейерных регистров 10,который является выходом 13 устройства. Если У= 1, то в данном случае реализуется выполнение и-мерного ДПФ над ш-мерными данными вида ппи, причем каждая систолическая матрица 3 или б выполняет обработку по одной из координат Есэ 1 ли дополнительные множители 1 к (х б 1, ш) принадлежат к классу ДЭФ, то выполняется и-точечное БПФ по основанию и, причем и-точечная "бабочка" реализуется путем ДПФ подстроки длиной и отсчетов. Если допол.(Ж нительные весовые множители У по. ступающие на входы 9 дополнительных систолических матриц, квантованы на малое число уровней, то устройство выполняет преобразование в Фурье-подобном базисе, например комплексных прямоугольных функций, комплексном базисе Уолша,. базисе пилообразных функций. При этом каждый модуль 4 первой систолической матрицы 3 реализует следующие функции (фиг.2): Каждый модуль 7 дополнительной систолической матрицы 6 реализуетфункции (фиг.3): Устройство управляется тактовымиимпульсами по входу 14 синхронизации. Ф 5 10 15 20 25 30 35 40 45 50 55 формула изобретения. Устройство для дискретных ортогональных преобразований, содержащее первую матрицу из и(и - основание преобразования) вычислительных модулей, причем первый и второй выходы 1-го (д = 1, п) вычислительного модуля подключены соответственно к первому и второму входам (1+1)-го вычислительного модуля, первый вход первого вычислительного модуля является первым информационным входом устройства-, информационным выходом которого 1явеяется второй выход (и-)-го вычислительного модуля, тактовые входы вычислительных модулей соединены между собой и являются тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обработки в различных ортогональных базисах и выполнения многомерного дискретного преобразования Фурье, в него введены ш- матриц из и вычислительных модулей в каждой,ш(ш=1 о 8 Я,М - размер преобразования блоков) конвейерных регистров, каждый из которых состоит иэ и каналов по и регистров Ь = 1 и) в каждом, третий выход 1-го вычислительного модуля первой матрицы подключен к третьему входу (+1)-го вычислительного модуля первой матрицы, второй и третий входы первого вычислительного модуля которой соединены между собой и являются вторым информационным входом устройства, второй выход (и)-го вычислительного модуля первой матрицы подключен,к первому входу первого вычислительного модуля второй матрицы, первый выход первого вычислительного модуля 1-й (1 = 2, ш) матрицы подключен к перво- му входу второго вычислительного модуля З-й матрицы, первый и второй вы" ходы 1-го вычислительного модуля 1-й матрицы подключены соответственно к первому и второму входам (д+1)-го вычислительного модуля 1-й матрицы, третий выход 1-го (1 = 1, и) вычислительного модуля 1-й матрицы подключен к первому входу 1-го канала. Ц)-го блока конвейерных регистров, тактовый вход которого является тактовым вхо- дом устройства, выход 1-го канала Ц)-го блока конвейерных регистров подключен к третьему входу 1-го вычислительного модуля. 1-й матрицы,вто5 13997 рые входы всех каналов 1-го блока конвейерных регистров соединены с первым входом первого вычислительного модуля Ц +1)-й матрицы и является Ц+1)-м5 Информационным входом устройства, а выход (в)-го блока конвейерных регистров подключен к информационному Выходу устройства, тактовые входы вычислительных модулей 1-й матрицы под О ключены к тактовому входу устройсФва. 2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что вычислительНый модуль первой матрицы содержит первый и второй регистры, умножитель И сумматор, причем первым входом вычислительного модуля является инфорМационньп вход первого регистра, первый выход которого является первым выходом модуля, второй выход первого регистра подключен к первому входу умножителя второй вход которого яв 1ляется вторым входом модуля, выход ,умножителя подключен к первому входу сумматора, выход которого является вторым выходом модуля, третьим выходом которого является первый выход второго регистра, второй выход которого подключен к второму входу сумматора, информационный вход второго ре гистра является третьим входом модуля, тактЬвым входом которого являются соединенные между собой тактовйе ,входы первого и второго регистров. 64 63. Устройство по п. 1, о т л ич а ю щ е е с я тем, чта вычислительный модуль 1-й (1 = 2, М) матрицы содержит регистр, умнажитель исумматор, причем первый вход умнажителя, является первым входом модуля,вторым входом которого является информационный вход регистра, выход умнажителя подключен к первому входусумматора и является первым выходоммодуля; вторым выходом которого явля.ется первый выход регистра, второйвыход которого подключен к второмувходу умножителя, выход сумматораявляется третьим выходом модуля, третьим входом которого является второйвход сумматора, тактовый вход регист"ра является тактовым входом модуля.4. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что каждый канал 1-го (11 ш) блока конвейер 1ных регистров содержит и еггистров,причем вЬход 1-го (1, п) регистра подключен к информационномувходу (х+1)-го регистра, информационный вход первого регистра являетсявходом канала, а первый и второй выходы и регистра являются соответсткзенно первым и вторым выходами канала, вторые выходы каналов соединенымежду собой и являются выходом 1-гоблока конвейерных регистров, тактовым входом которого являются соедикненные между собой тактовые входы ирегистров,399764 Составитель А,БарановРедактор А.Левкина Техред А.Кравчук Корректор МЛароши Заказ 2668/50 Тираа 704 ,Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб., д. 4/5