Устройство для сопряжения эвм

. Ю тельство СССР15/16, 1985.тельство СССРГ 15/16, 1985.ДЛЯ СОПРЯЖ тносится исли- льзо- ычис- увежет быть исп огомашинных в изобретения -ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ А ВТОРСКОМУ СВИДЕТЕЛЬ(57) Изобретение отельной технике и мвано для построениялительных систем. Це личение быстродействия обмена информацией между ЭВМ. Устройство содержит два блока 1 и 2 буферной памяти, че. тыре счетчика 3 - 6, два триггера 7 и 8, дешифратор 12 адреса, генератор 9 импульсов, схему 10 захвата магистрали, магистральные усилители, элементы И, ИЛИ, распределитель импульсов, формирователь импульсов. Передающая ЭВМ может заносить информацию в блок 1 во время передачи информации из блока 1 по межмашинной магистрали, а принимающая ЭВМ может считывать информацию из блока 2 во время приема в последний информации из межмашинной магистрали.4 ил.Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем.Цель изобретения увеличение быстродействия обмена информацией между ЭВМ.На фиг.представлена структурная схема устройства; на фиг. 2 - схема захвата магистрали; на фиг. 3 - схема дешифратора адреса; а на фиг. 4 - пример объединения ЭВМ с помощью предлагаемого устройства в многомашинную систему.Устройство (фиг. 1) содержит два блока 1 и 2 буферной памяти, четыре счетчика 3 6, два триггера 7 и 8, генератор 9 импульсов, схему 10 захвата магистрали, распределитель 11 импульсов, дешифратор 12 адреса, формирователь 3 импульсов, элемент ИЛИ 4, элементы И 15 17 элемент ИЛИ 18, элемент НЕ 19, шинный формирователь 20, магистральные усилители 21 - 26. Входы-выходы 27 - 30 устройства являются сигналами межмашинной магистрали. Схема 1 О захвата магистрали содержит регистр 31, счетчик 32 и триггер 33. Дешифратор 12 адреса содержит регистр 34, элемент 35 сравнения, элемент И 36 и триггер 37.Устройство работает следующим образом.Обмен между парой ЭВМ 38 И и 38 К через устройства для сопряжения ЭВМ 39 И и 39 К и межмашинную магистраль включает следующие этапы: проверку машиной, инициатором обмена 38 И занятости своего устройства и при необходимости ожидание его освобождения; занесение пакета данных по входу-выходу 40 из ЭВМ 38 И в блок 1 буферной памяти ) стройства 38 И; захват устройством 39 И межмашинной магистрали; проверку занятости блока 2 буферной памяти устройства 39 К и в случае необходимости ожидание его освобождения; передачу пакета данных из блока 1 буферной памяти устройства 39 И в блок 2 буферной памяти устройства 39 К; передачу пакета из блока 2 буферной памяти )стройства 39 К по входу-выходу 40 в ЭВМ 39 К.На первых этапах управление осуществ,пяет ЭВМ 38 И, на последнем - 38 К. В устройстве 39 блок 1 буферной памяти доступен с входа 40 только по записи, а блок 2 буферной памяти - только по чтению.Запись данных с входа 40 в блок 1 буферной памяти сопровождается сигналом записи по входу 41. Чтение данных из блока 2 буферной памяти сопровождается сигналом чтения по входу 42.Сигналы с входа 41 поступают на счетный вход счетчика 3. При появлении импульса записи на входе 41 происходит запись в блок 1 буферной памяти. По заднему фронту импульса записи происходит увеличение содержимого счетчика 3 на единицу. Первый адресный вход блокапод 5 1 О." 20 2.5 30 35 40 4( сб 55 ключен к выходу счетчика 3. Таким образом, устройство готово принять следующее слово пакета, Межмашинный обмен начинается с начальной установки устройств 39, которая осуществляется подачей импульса на вход 43 сброса.После начальной установки ЭВМ 38 И начинает заносить пакет данных в блокбуферной памяти по входу 40. После занесения пакета данных на выходе переноса счетчика 3 вырабатывается импульс, который поступает на вход установки триггера 7, устанавливая его в единичное состояние. Уровень с выхода триггера 7 поступает в ЭВМ 38 И и сигнализирует о том, что пакет принят и сформирован запрос на захват межмашинной магистрали. Запрос с выхода триггера 7 поступает на вход элемента И 6. После этого ЭВМ 38 И выставляет разрешение захвата межмашинной магистрали уровнем на вход 44, поступающим на второй вход элемента И 16, на выходе которого образуется единичный потенциал, разрешающий устройству 39 И произвести захват (требование передачи на входе схемы 10).После разрешения всевозможных конфликтов по захвату межмашинной магистрали от различных устройств 39 и предоставления магистрали устройству 39 И на выходе схемы О захвата магистрали вырабатывается уровень, который переключает шинный формирователь 20 на передачу и через магистральный усилитель 23 выставляется на магистраль. Сигнал с выхода схемы 10 поступает на первый вход распределителя 11, разрешая прохождение синхроимпульсов с генератора 9 на входы элементов ИЛИ 14 и 18. Синхроимпульсы с выхода элемента ИЛИ 14 поступают на вход режима чтения блока 1, а с выхода элемента ИЛИ 18 через магистральный усилитель 26 - на выход 30 синхронизации.Синхросигналы, поступая на вход чтения блока 1 буферной памяти, инициируют чтение первого слова пакета. В первом слове пакета должна содержаться информация об адресуемом устройстве 39 К. Адресное слово через шинный формирователь 20 устройств 39 поступает на адресные входы дешифратора 12 адреса, Работа дешифраторов синхронизируется импульсами тактовой частоты, которые поступают через магистральный усилитель 25, элемент И7 и формирователь3 импульсов на вход синхронизации дешифратора. Если адрес устройства и информация в адресном слове совпадают, происходит появление на выходе дешифратора единичного уровня, который через магистральный усилитель 21 выставляется на выход 28.Дешифратор 12 адреса выполняет функции схемы подтверждения обращения к устройству. Если блок 2 буферной памятиустройства 39 К (устройство адресуемо) занят, то дешифратор 12 адреса через магистральный усилитель 21 держит на выходе 28 уровень 0, Если блок памяти 2 свободен, то на выходе 28 формируется сигнал 1.Уровень с входа 28 через магистраль. ный усилитель 22 поступает на адресньй вход распределителя 11 устройства 39 И, перек кчдя направление прохождения сипхросигналов на счетный вход счетчика 5 и нд вторй вход элемента ИЛИ 14. Выходы сче- чика 5 подключены к вторым адресным входам блока 1 буферной памяти. По сигналу синхронизации происходит чтение слова пакета по адресу, хранящемуся в счетчике 5. По заднему фронту синхросигнала происходит наращивание содержимого счетчика 5. Послесрек,чючсгия счст. цика 5 в состояние 1 (после;рохождения первого импульса) на первом ддрс. ном выходе счетчика образуется о.нжительйый перепад, который поступает на , вход триггера 8 (Р-вход подключен к 0). Трипер обнуляется, снимая запрос на захват магистрали, но схема 10 при этом не освобождает магистраль. На выходе разрешения записи выставляется нулевой уровень, сигнализируя ЭВМ 38 о том, что устройство 39 готово принять новый пакет информации. В это время пакет данных по ма исчрали передается в блок 2 буферной памяти устройства 39, Синхроимпульсы с устройства 39 по входу 30 через магистральный усилитель 25, элемент И 15, открытый выставленным уровнем на выходе дешифратора 12 адреса (элемент И 17 закрыт), поступают на вход режима записи блока 2 буферной памяти и на счетный вход счетчика 6, выходы которого подсоединены к адресным входам блока 2 буферной памяти. По импульсу происходит загись в блок 2, а по заднему фронту этого же импульса - увеличение содержимого счетчика 6 на единицу.После поступления первого синхроимпульсд на вход счетчика 6 на первом выходе последнего образуется положительный перепад, который поступает на С-вход триггера 8 (Р-вход - в состоянии 1), переключая его в единичное положение и выдавая в ЭВМ сигнал разрешения чтения. После этого ЭВМ 38 начинает чтение пакета из блока 2 буферной памяти.Импульсы чтения поступают на счетный вход счетчика 4 и на вход чтения блока 2 буферной памяти. По импульсу происходит чтение слова, а по его заднему фронту - наращивание содержимого счетчика 4. После чтения пакета в ЭВМ 38 нд выхоче переноса счетчика 4 формируется импульс, поступающий на х-вход тригерд 8 и обнуляющий его. После того, как устройство 38 И закан.чивает передачу пакета, на выходе переноса счетчика 5 образуется импульс, который, поступая на вход сброса схемы 10 захвата магистрали, снимает уровень с входа 29, запрещая прохождение сигналов через распределитель 11. Устройство готово к захвату магистрали и передаче очередного пакета.Магистраль захвата (фиг. 2) работаетследующим образом.Запросы на захват поступают с входатребования передачи на Р-вход триггера 33.Если вход 29 находится в состоянии 1, то сцетчик 32 не блокирован. При поступлении импульсов от генератора 9 на вход 15 счетчика 32 происходит последовательноенаращивание его знацения. Начальное значение счетчика 32 задается значением регистра 31, предоставляющего соответствующий приоритету устройства 39 набор 0 и 1. Чем выше приоритет устройства, тем большее двоичное значение находится в регистре 31. Как только возникает переполнение счетчика 32, на его выоде появляется импульс переноса, поступающий на С-вход триггера 33, не переводя его в еди ницное состояние.Триггер 33 выставляет с выхода черезмагистральный усилитель 23 на выход 30 нулевой уровень, который через усилители 24 всех устройств 39 производит подачу ну.евого уровня на вход блокировки схемы 10, З 0 производя начальную установку счетчиков 32Сброс триггера 33 осуществляется подачей сигнала на входы сброса. Таким образом, в один момент времени возможен захват магистрали только одним устройством.Дешифратор 12 адреса (фиг. 3) пред ставляет собой элемент 35 сравнения, первый вход которого подключен через шинный формирователь 20 к межмдшинной магистрали.Код адреса устройства 39 задается ре стром 34. Представлякци габор О и 1,в зависимости от адреса устройства. Эле.мент 35 сравнения синхронизируется сигналами на входе синхронизации. При совпадении адреса устройства, задаваемого реистром 34, с информацией нд входе дд реса импульсы с выхода схемы 35 сравнения поступают на вход элс мента И 36 и, если блок 2 адресуемого устройства 39 К свободен, то импульсы с выхода элемента И 36 поступают на С-вход триггера 37 (Р-вход в состоя)чии ), переклкчая 50 его в единичное положение, свидетельствующее о том, что устройство выбрано.Един 1 чный потенциал с триггера 37 через магистральный усилитель 21 поступает на вход 28. Если блок 2 буферной памяти адресуемого устройства 39 К з;нят, то элемент И 36 закрыт уровнем 0 нд выходс триггера 8 и нд его выходе гиддерживается уровень 0. Г)ереклкчцениятриггера 37 не прцисхолит и па магистр,- ли нет уровня, полгвержлзющего о выбцркс устройства. Таким сбрззсм, при использцвянии преллдгаемого хстрсйствд повышается быс гродействие обмена информацией за счет возможности совмещения занесения пакета от ЗВМ 38 в блок 1 буферной памяти с перелачей ранее занесенного пакета через межмашинную магистраль на перелаюпгс и стороне и путем совмещения чтения пакета из блока 2 буфсрной памяти в ЭВМ 38 с приемом в блок 2 буферной памяти пакета, перслявамого через межмдшинн)к магистраль нз приемной стороне. Фср.)сц.ш ндстрс генияУстрсйство лля сопряжения ЭВМ, солержзщсе лва блока буферной памяти, лва счетчика, лва триггср , информационные выхолы первого и втсрсгс счетчиков соелинены с первыми адресными вхолами первого и вгороп блоков буферной памяти, выхсл перенося первого счстчикз соединен с вхцлом уставвки первого триггера, выхол ерснссд второго с цтчикз соелинен с вхс- лцм сброся второго триггера, первый информационный вхол выхол устройства соелинен с информационным входом первого блока буфернцй памяти и выхолом втсрог блскз буферпсй памяти, с)тличаоис с ся тем, что, с целью увеличс пия бьстрцлсйствия обмена информацией мсжлх ;БМ, в неп ввелены лвд счетчика, три элемента И, элемент НЕ, лвд элемента ИЛИ, рдспрелелитель импульсов, генератор импульсов, формирователь импульсов, лешифратцр длресз, схема захвата магистрали, пинный формировдтель и шесть магистральных усилителей, причем информационпьс выхцлы третьего и четвертого счетчик(в с с е л и н е н ы с в т ц р ь м и я; р с. с н ы м и в х ц; з ч и первого и второго блсэкцв буферной памяти, млзлший разрял выхцлд третьего счетчика соелинен с вхолом стробирования первого триггера, вхол начальной установки устройства сс)елинен с вхс)лами сброса с первсгс по четвертый счетчиков и первсгс триггера, вхс)лсм установки второго триггера, первым вхцлсм сброся схемы захвдд маистрали, вхцл режима записи хстройства д)елинен со счетным входом щ рвцго счетчика и входом режима записи первоп блока буферной памяти, выпл первого блока буферной памяти и информационный вхол втсрогс блока пдмяти соелинены с информационными входом и выхс)лом шиннон) форми 1 нвдтсля соотвстствепш), выход первого слскд бхфершй памяти соелинен с алресным вхолсм лешифратцрд ялреса, вцхсл перешся грстьего счетчика соединен с вторым вхслсм сброся схсмы 5 10 15 20 25 30 35 40 45 50 55 захвата магистрали, выход ппера)оря импульсов соединен со счетным вхлцм .хе мы захвата мсгистрали и вхслом рясрс. делителя импульсов, первый выхол кцторс- гсоединен с первыми входами первого и вторсго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом режима чтения первого блока буферной памяти, второй выхоч распределителя импульсов сослинен с вторыми вхолами первого и второго элементов ИЛИ и счетным входом трстьего счетчика, выхол второго элемента ИЛИ ссн липс и чс рез первый магистральный усилитель с вхцлом-выходом синхронизации устройства, вхол-выхоЛ синхронизации устройства ссслинен через второй магистральный усилитель с первыми вхолами первогс и второго элементов И, выход первого элемента И соединен с входом режима записи второго блока буферной памяти и счетным входом четвертого счетчика, младший рдзрял выхода которого сцелинен с вхолом стробирования второго триггера, вьхол лешифратора алреса соединен с вторым вхолом первогс элемента И, вход-вьхс)л здрета доступа устройства соединен через третий магистральный усилитель с вхслами блокировки схемы захвата магистрали и лешифрдторз адреса, выход схемы захвата магистрали соединен с первым управляющ)см входом распределителя импульсов и вхс)дом выбора направления шинногц фсрмировдтсля и чсрез четвертый магистральный усилитель с вхслом-выхоЛом запретя лоступа устрсйствд, выход лешифраторз адреса ссдлинен через пятый магисгральный усилигель с вхолцм-выхоЛом занятости хстрсйствз, вхсл-выхсл занятости устройства через псстсЙ магистральный усилитель соединен с вторым упрзвляк)щим входом распрелелителя импульсов и входом элемента 11 Е, выхол которого соединен с вторым вхолцм втср)гс элемента И, выход кцгорсп сцелинен с вхцлцм запуска формировд геля импульсов, выхол которого сцелинен с вхолом синхронизации лешифрзторд адреса, вхол режима чтения устрсйства сослинен сц счетным входом второго счстчикд и вхолом режима чтения второп блока буферной памяти, выхол первого триггера является ныхолцм разрешения записи устройства и сцелинен с первым вхолцм трстьего элемента И, второй вхол которого являстся вхолцм разрешения перелзчи информации устрсйтва, выход третьего элемента И сцелинен с входом требования перелачи схемы захватя магистрали, выхсл второго риггерз является выходом разрешения чтения устрсйства и соелиц и с вхолом )дпретд работы Лешифратора алреса, информационный вхол-выход шиннп формирователя является вторым информационным вхслм-вцхслсм устройства.1381534 Блонцро 8 ни ю) Грос(ат г от лр 7 Гери Р) фог 4 Составитель В. БТехреду И. Верес ираж 704 один Корректор М, Шарош Подписное Редактор И, КасардаЗаказ 844/46ВНИИПИ Государственного ко1 1 3035, Москва,Производственно- поли графи ч митета СЛ.С Ж З 5, Рское преди фрГоооиаггпереоЪчц(от ГцнхроицзцЧф /о Л) Р подеаушскаяриятие, г лм изобретении и открытнаб., д, 4/5Ужгород, ул, Проектная,