Устройство усиления

(54) УСТРОЙС (57) Изобрет ВО УСИЛЕНИЯ в ние относится к радиоспечивает повышение ста- ч жима, уменьшение нелиней- ни уровня шума, Устр-во д ационный у-ль 1, вход- и 2, логарифмирующие тран- Ти 4, антилогарифмиру- тдополнительные Т 7, 8, н технике и об бильности ре ных искажени содержит опе резисторторы (Т)е Т 5 и 6 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 17 и 18, восемь резисторов 9, 10, 12, 14, 15, 20-22, конденсатор 11, диоды 13 и 23, токоограничивающий Т 16, Т 19 защиты, источник 24 питания, вход 25 управления, При равенстве исходных токов покоя Т 3, 4 и 5, 6 с подачей отрицат. напряжения на вход 25 токи Т 3 и 4 увеличиваются, а токи Т 5 и 6 уменьшаются, что соответствует снижению коэф. передачи устра, Т.к, токи Т 5 и 6 становятся суественно меньше токов Т 3 и 4 (знаения к-рых ограничиваются неизменым исходным током покоя Т 1 и 8), альнейшее снижение коэф, передачи роисходит за счет уменьшения токов5 и 6. Такое ограничение постоянных оков Т 3 и 4 соответствует уменьшеию влияния их шумов. 2 ил.Изобретение относится к радиотехнике и касается устройств регулирования уровня сигнала, реализующих принцип электронного управления.5Цель изобретения - повышение стабильности режима, уменьшение нелинейных искажений и уровня шума.На фиг. 1 представлена принципиальная электрическая схема устройства 1 О усиления; на фиг. 2 - диаграммы, иллюстрирующие вид сигналов в некоторых точках устройства усиления. Ус"ройство усиления содержит операционный усилитель (ОУ) 1, входной15 резистор 2, первый и второй логарифмирующие чранзисгоры 3 и 4, первый и второй антилогарифмирующие транзисторы 5 и 6, первый и второй дополнительный транзисторы 7 и 8, первый и второй резисторы 9 и 10, конденсатор1, третий резистор 12, первый диод13, четвертый и пятый резисторы 14 и 15, токоограничивающий транзистор16, третий и четвертый дополнитель 25ные транзисторы 17 и 18, транзистор19 защиты, шестой, седьмой и восьмой резисторы 20, 21 и 22, второй диод 23, источник 24 питания и вход25 управления.ЗОУстройство усиления работает следующим образом,В режиме покоя примем напряжениена входе 25 управления нулевым (относительно общей шины), соответственно считаем нулевым и напряжениена базах транзисторов 3-6 (также относительно общей шины). При этом напряжения смещения на эмиттерных переходах транзисторов 3-6 также можно 40считать одинаковыми, это означает иравенство их эмиттерных ,и практически коллектарных) токов. Суммарныйток транзисторов 4 и 6 соответствует эмиттерному току второго дополнительного транзистора 8, а суммарныйток транзисторов 3 и 5 - эмиттерномутоку первого дополнительного транзистора 7. Таким образом, эмиттерныетоки дополнительных транзисторов 7 и 5 О8 должны быть практически одинаковыми, Абсолютная величина каждого иээтих токов определяется параметрамисоответствующих цепей отрицательнойобратной связи (ООС) по постоянномутоку. Для ОУосновной контур ООСно постоянному току образуется включением первого дополнительного транзистора 7 и первого логарифмирующего транзистора 3; входное сопротивление этого усилителя оказывается малым, причем второй логарифмирующий транзистор 4 относительно него является управляемым источником тока.Управление по току второго логарифмирующего транзистора 4 (как второго антилогарифмирующего транзистора 6), т.е. установление- этого тока, осуществляется посредством второго дополнительного транзистора 8, причем функции его как управляемого источника постоянного тока обеспечиваются прежде всего действием контура ООС через третий дополнительный транзистор 17, увеличивающего сопротивление второго дополнительного транзистора 8 со стороны эмиттера по постоянному току, Дополнительно этот транзистор управляется с выхода первого дополнительного транзистора 7 включением четвертого дополнительного транзистора 18, Температурные нестабильности дополнительных транзисторов 17 и 18 компенсируются включением соответствующих диодов 13 и 23. Транэисторы 16 и 19 в режиме покоя закрыты, поэтому их влиянием можно пренебречь. Падение напряжения на шестом резисторе 20 (от суммы токов коллектора второго дополнительного транзистора 8 и эмиттера третьего дополнительного транзистора 17) задается напряжением на третьем резисторе 12.Ток коллектора (и эмиттера) третьего дополнительного транзистора 7определяется коллекторным токомчетвертого дополнительного транзистора 18, эмиттерный ток которогозадается выбором сопротивления восьмого резистора 22 и напряжением наседьмом резисторе 21. Поскольку напряжение на седьмом резисторе 21 определяется коллекторным током первого дополнительного транзистора 7,практически равным коллекторному току второго дополнительного транзистора 8, очень легко установить расчетную величину этого тока выборомсоответствующих сопротивлений резисторов 21 и 22,В динамическом режиме при синусоидальном входном сигнале (фиг. 2 а) форма токов логарифмирующих транзисторов 3 и 4, а также и антилогарифмирующих транзисторов 5 и 6 соответствует фиг. 2 б и в15 Нелинейная форма этих токов объясняется перераспределением в течениепериода входного тока между логарифмирующими транзисторами 3 и 4. Это5снязано с изменением параметров логарифмирующих транзисторов (сопротивление эмиттерного перехода обратнопропорционально току через него) исоответствующим перераспределениемглубины ООС между контурами, образованными подключением к ОУ 1 транзисторов 7 и 4, 8, Перераспределениетоков между логарифмирующими транзисторами в течение периода входногосигнала имеет очень большое значение(особенно при больших токах, соответствующих большому уровню входногосигнала) для обеспечения малых нелинейных искажений разгрузкой логарифмирующих и антилогарифмирующих транзисторов от входного тока в полупериоды сигналов, соответствующие закрыванию этих транзисторов. Это позволяет достичь хорошей перегруэнойспособности по входу устройства с малыми нелинейными искажениями при малых значениях токов покоя логарифмирующих и антилогарифмирующих транзисторов, что обеспечивает снижение уров-,ня шума на выходе устройства как засчет уменьшения собственных шумов логарифмирующих и антилогарифмирующихтранзисторов,1Форма токов эмиттеров и коллекторов дополнительных транзисторов 7 и8 имеет вид, представленный на фиг,26,в, Через переходы транзисторов 17 и18 токи проходят в виде ограниченныхимпульсов (фиг. 2 г и д где пунктирными линиями обозначены токи покояэтих транзисторов), При увеличениитока второго дополнительного транзистора 8 (фиг. 26, первый полупериод)ток третьего дополнительного транзистора 17 падает до нуля и он закрывается; при уменьшении тока второгодополнительного транзистора 8 (фиг,26,второй полупериод) ток третьего дополнительного транзистора 17 возрастает (фиг. 2 г) практически до величины исходного тока (в режиме покоя)через шестой резистор 20. Ток четвертого дополнительного транзистора 18в соответствии с изменением тока первого дополнительного транзистора 7 впервый полупериод снижается практически до нуля, а во второй полупериодувеличивается (фиг. 2 д), причем пренышецие над током покоя (нижний пунктир) определяется выбором напряженияна пятом резисторе 15 по сравнениюс напряжением на седьмом резисторе21 в режиме покоя, Выбранному превышению напряжения на пятом резисторе5 соответствует превышение напряжения на седьмом резисторе 21 (ивосьмом резисторе 22) по сравнениюс режимом покоя (напряжения на втором диоде 23 и эмиттерных переходахоткрытых транзисторон 16 и 18 считаем примерно одинаковыми, причем независимо от температуры). Таким образом, уровень ограничения максимального тока четвертого дополнительноготранзистора 18 (фиг. 2 д, второй полупериод), при котором открываетсятокоограничивающий резистор 16, легко можно рассчитать и обеспечить,выбрав сопротивление резисторов 14и 15. Иэ фиг. 2 г и д видно, что вдинамическом режиме транзисторы 17и 18 одновременно закрываются и получают превышение тока по сравнениюс режимом покоя, Получающиеся импульсы токов этих транзисторов в каждый полупериод можно обеспечить соответствующими друг другу выбором сопротивлений резисторов 20, 21, 12,22, 14 и 15, а поэтому скомпенсировать их влияние при суммировании набазе второго дополнительного транзистора 8. Возможный разностный ток(при неполном соответствии импульсов,фиг, 2 г и д) в виде незначительногопеременного тока замыкается черезконденсатор 14 (выполняющий при этомфункции фильтра) к низкоомному выходу ОУ 1,Таким образом, в динамическом режиме транзисторы 17 и 18 компенсируют влияние друг друга(при стабилизации исходного режима покоя их действия складываются). Высокая степеньстабильности режима устройства позволяет весьма точно задавать и выдерживать очень малые значения токовпокоя транзисторов 7, 8, 17, 18, асоответственно, и транзисторов 3-6 -порядка ТОМКА и меньше,При изменении напряжения питания источника 24 питания соответственно пропорционально изменяются исходные токи покоя дополнительных транзисторов 7 и 8, а следовательно, и транзисторов 3-6 и 17, 18, причем условия взаимной компенсации по пере 1338001менному току транзисторов 17 и 18 полностью сохраняются.При равенстве исходных токов покоя логарифмирующих и антилогарифмирую 5 щих транзисторов 3, 4 и 5, 6 с подачей отрицательного напряжения на вход 25 управления токи логарифмирующих транзисторов 3 и 4 увеличиваются, а антилогарифмирующих транзисторов 5 и 1 р 6 уменьшаются, что соответствует снижению коэффициента передачи устройства, Но как только токи антилогарифмирующих транзисторов 5 и 6 станут существенно меньше токов логарифмирующих транзисторов 3 и 4 1 значение которых ограничивается неизменным исходным током покоя дополнительных транзисторов 7 и 8), дальнейшеенижение коэффициента передачи устройства происходит за счет уменьшения токов антилогарифмирующих транзисторов 5 и 6.Такое ограничение постоянных токов логарифмирующих транзисторов 3 и 25 4 соответствует уменьшению влияния их шумов.формула изобретения30Устройство усиления, содержащее операционный усилитель, выводы питания которого подключены к соответствующим шинам источника питания, к инвертирующему входу которого подключен входной резистор, первый и второй логарифмирующие транзисторы разного типа проводимости, коллекторы которых подключены к инвертирующему входу операционного усилителя,40 неинвертирующий вход которого подключен к общей шине, а также первый и второй антилогарифмирующие транзисторы, эмиттеры которых подключены к эмиттерам первого и второго логарифмирующих транзисторов соответственна, о т л и ч а ю щ е е с я тем, что, с целью повьшения стабильности, уменьшения нелинейных искажений и уровня шума, в него введены первый и второй дополнительные транзисторы разного типа проводимости с первым и вторым резисторами в эмиттерных цепях соответственно, база первого дополнительного транзистора подключена к, выходу операционного усилителя, другой вывод первого резистора подключен к эмиттеру первого логарифмирующего транзистора, последовательно соединенные третий резистор, первый диод, четвертый и пятый резисторы, включенные между шинами источника питания, шестой резистор, включенный между коллектором второго дополнительного транзистора и первой шиной источника питания, третий дополнительный транзистор, эмиттер и коллектор которого подключены к коллектору и базе второго дополнительного транзистора соответственно, база - к точке соединения диода с четвертым резистором, токоограничивающий транзистор, база которого подключена к точке соединения четвертого и пятого резисторов, эмиттер - к коллектору первого дополнительного транзистора, коллектор - к второй шине источника питания, транзистор защиты, база которого подключена к точке соединениятретьего резистора с диодом, эмиттер - к коллектору второго дополнительного транзистора, коллектор - кпервой шине источника питания, конденсатор, включенный между базойвторого дополнительного транзистораи вь 1 ходом операционного усилителя,последовательно соединенные второйдиод и седьмой резистор, включенныемежду коллектором первого дополнительного транзистора и второй нинойисточника питания, и четвертый дополнительный транзистор с восьмым резистором в цепи эмиттера, база иколлектор которого подключены соответственно к коллектору первого и базе второго дополнительных транзисторов, а другой вывод седьмого резистора подключен к второй шине источникапитания, при этом базы первого логарифмирующего второго антилогарифмирующего транзисторов подключены кобщей шине, а базы первого антилогарифмируюнего и второго логарифмирующего транзисторов являются входомуправления устройства,1338001 оставитель Л.Закс ехред В.Кадар Корректор А.Обруча дакто Заказ 4142 53 ТирНИИПИ по де113035,4/ 1 роизводсвенно-пол графическое предприятие, г. Ужгор роектная осударсм изобросква,Подписноенного комитета СССений и открытий35, Раушская наб