Устройство для демодуляции двоичных сигналов

(19 51)4 Н 04 1. Ггд У.3П л,.,;ФтЬЬН 11 ГР ИСАНИЕ ИЗОБРЕТЕН нои реакци 4, перемн 6, блок 7 дискримин 10 формир сигналов, ты ИЛИ 12 14. Расще турные ко виде напр товом инт Р 31 лектротехнически.П.Зайкин тельство СССР1. 27/22, 1982 ДЕМОДУЛЯЦИИ нице междкоторыеЛЗ 2. ВотсчетовЭти оценся сигналтели 5,множителга 6 и б12, И 13 ОСУДАРСТНЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к радиосвязи и является доПолнительным к изобретению по а.с. У 1078662. Цель изобретения - повышение достоверности принимаемых сообщений. Устр-во содержит расщепитель 1 сигнала на низкочастотные компоненты, многоотводную ЛЗ 2 блок 3 оценки импульс- Э2 и канала связи, сумматоры ожители 5, регистр сдвига геометрического сложения, атор 8, триггер 9, блок ования комбинаций двоичных распределитель 11, элеменИ 13 и счетчик-делитель питель 1 формирует квадрампоненты входного сигнала в яжений, постоянных на такервале и сменяемых на грау соседними интервалами, оступают на многоотводную локе 3 производится оценка компоненты реакции канала. и в виде медленноменяющихов поступают на перемножибраэующие матрицу. Переми управляют регистр сдвиок 1 О. Введены элементы ИЛИ и счетчик-делитель 14.2 ил.40 седними интервалами 1 13325Изобретение относится к радиосвязи, предназначено для использованияв системах передачи дискретной информации и является усовершенствованием устройства по авт. св.91078662.5Цель изобретения - повышение достоверности принимаемых сообщений.На фиг. 1 представлена структурнаяэлектрическая схема устройства длядемодуляции двоичных сигналов; нафиг. 2 - временные диаграммы работыраспределителя при коэффициенте деления счетчика-делителя равном двум.Устройство для демодуляции двоичных сигналов соДержит расщепитель 1сигнала на низкочастотные компоненты,многоотводную линию 2 задержки, блок3 оценки импульсной реакции каналасвязи, сумматоры 4, перемножители 5,регистр 6 сдвига, блок 7 геометрического сложения, дискриминатор 8,триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель 11, элемент ИЛИ 12, элементИ 13, счетчик-делитель 14,Устройство работает следующимобразом. Сигнал с выхода канала связи пос 30 тупает на вход расщепителя 1, на выходе которого за счет синхронного детектирования с взаимно ортогональными гетеродинными напряжениями образуются квадратурные компоненты Х и У входного сигнала, Эти компоненты поступают на вход многоотводной линии 2 задержки в виде напряжений, постоянных на тактовом интервале Т (фиг.2 а) и сменяемых на границе между соТаким образом, на протяжении интервала обработки Т с выходов много- отводной линии 2 задержки на входысумматоров 4 подаются Б отсчетов ком поненты входного сигнала. Далее вводятся следующие обозначения:Х - отсчет компоненты сигнала Х,1 сна 1-м тактовом интервалев К-м отводе многоотводнойлинии задержки (К = 1,2Х, счет отводов ведется справа налево);помеха;д-й отсчет компоненты реак 5ции канала (1 " 1,2Х,счет ведется в естественнойвременной последовательности); а, - знак 1-й информационной посылки, реакция канала накоторую целиком укладывается в многоотводной линии 2задержки.В блоке 3 оценки импульсной реакции канала связи производится оценка отсчетов яданной компоненты1реакции канала. Эти оценки в формемедленноменяющихся сигналов поступают с выходов блока 3 на вторые входыперемножителей 5, которые помимоаналоговых (вторых входов) содержатдискретные (первые) входы и могутбыть выполнены в виде электронныхключей, подающих отсчеты реакции свыходов блока 3 на входы сумматоров4 то с положительным, то с отрицательным весом, в зависимости от знака управляющего напряжения на их первом входе. Перемножители 5 образуютматрицу, причем счет номеров строк1 ведется снизу вверх, счет номеровстолбцов К ведется справа налево, вдиагонали объединяют первые входы перемножителей. Вводя 9К(номердиагонали), имеем для главной диагонали (К=1) 9=0. С перемещением вправовверх номер диагонали уменьшается до1-М, а с перемещением влево вниз увеличивается до М. В зависимости оттого, с выходом какого блока (6 или10) соединены первые входы перемножителей 5, они подразделяются на первые (выше главной диагонали, т.е. дляс О) и вторые перемножители (1 ) О),Первые перемножители 5 получают управление от регистра 6 сдвига - этоинформационные символы Ь;, являющиеся окончательными оценками для передаваемых символов а;,Вторые перемножители 5 получают управление от блока 10 - это информационные символы Ь; являющиесяпробными значениями (псевдооценками) для а; Ь;, = а; 9 0,1,2 МС учетом отрицательного масштабного множителя, который может быть введен или на выходах блока 3, или в перемножителях 5, или на входах сумматоров 4, на выходах сумматоров (номер сумматора совпадает с номером отвода многоотводной линии 2 задерж: 1В отсутвие по ехи (0 1,0) и при точной оценке реакции канала связи (Чв 1) существует комбинация Ь= а;, , обращающая все с, в О. В блоке 7 геометрического сложения, осуществляющем сложение квадратов всех 1 и 1,1 при этом происходит сложение нулей, и на вход дискриминатора 8 поступает минимально возможнь, нулевой, сигнал.При наличии помехи или при неточной оценке реакции канала нуль на выходе блока 7 невозможен, поэтому в задачу дискриминатора 8 входит не регистрация нулевого сигнала, а регистрация минимума среди сигналов, последовательно поступающих на его вход с выхода блока 7; в общем случае этот минимум может иметь место при нарушении равенства Ь;+ = а;, . Если неравенство Ь,.а наступает для 9О, т.е. на этапе принятия оконл чательного решения относительно 1.,то в устройстве в целом происходит ошибка. Если же неравенство Ь; 4, Ф а;, наступает при 1 7 0 (на стадии предвар тельного решения), то ошибки не происходит, и равенство может быть восстановлено на следующем (д+1)-м тактовом интервале. При этом возможны следующие варианты,1. На границе между (-1)-м и .-мтактовыми интервалами производитсяустановка начальных условий в блоке10, перезапись информационного содержания (счет ведется справа налево)в регистр 6 сдвига и сдвиг информации в нем на один разряд вправо, Этиоперации происходят при поступлениитактового импульса. При этом информация последовательно перемещаетсяв блоке 10 и в регистре 6 сдвига, которые образуют единый однотактовыйсдвигающий регистр из (2 М) ячеек,на вход которого заведен один из двоичных уровней. 10 15 20 25 30 35 2, В течении .-го тактового интервала на тактовые входы блока 10 и регистра 6 сдвига не поступает никаких импульсов, но на вторые входы блока 10 с выходов распределителя 11 один за другим поступают 21 импульса, при этом кажды нечетный импульс (фиг. 2 б,г,е,з) поступает также на второй вход триггера 9, устанавливая его в состояние "1" (вход Б). Таким образом, триггер 9 в течение тактового интервала М раз устанавливается в состояние " 1". Блок 10 выдает соответствующий сигнал, в результате чего изменяется на противоположный управляющий сигнал Ь;, на первых входах перемножителей 5, примыкающих к соответствующей 1-й диагонали (1 , 0). Это один из шагов перебора (проба).Если очередная проба приводит к снижению сигнала на выходе блока 7 геометрического сложения, то на выходе дискриминатора 8 возникает импульс, которь поступает на первый вход триггера 9 и восстанавливает его внулевое состояние (вход В). При этомна второй вход блока 10 с выхода триггера 9 поступает нулевой сигнал, который препятствует продвижению очередного четного импульса. Таким образом, состояние в блоке 10, приведшее к снижению сигнала на выходе блока 7, сохраняется. Если же очередная проба не приводит к снижению сигнала на выходе блока 7, то дискриминатор 8 не формирует импульс, триггер 9 остается в состоянии " 1" и очередной четный импульс (фиг, 2 в,ж,д,и) поступает в блок 1 Р, возвращая соответствующий элемент в нем в исходное состояние, соответствующее начальному условию, заданному на первом этапе (сдвиг). Это так же один из шагов перебора (возврат). Таким образом, операция пробы осуществляется в элементах блока 10, а возврат осуществляется тогда, когда предыдущая проба не приводит к снижению сигнала на выходе блока 7. В результате же происходит целенаправленный перебор чисел Ъ, приводящий к уменьшению отличия формируемого в матрице ожидаемого сигнала от происходящего канального сигнала, а следовательно, к уменьшению отличия комбинации 1 Ь;,11 от а;5 13325Последний импульс возврата" (фиг.2 и) с соответствующего выхода распределителя 11 поступает на счетный вход счетчика-делителя 14, который предварительно установлен в состоя 5 нии " 1" тактовым импульсом, и на второй вход элемента И 13. Выход счетчика-делителя 14 соединен с первым входом элемента И 13, и, посколь ку на этом выходе действует состояние "1", последний импульс "возврата" с соответствующего выхода распределителя 11 проходит через элемент И 13, а с его выхода - на вход элемента ИЛИ 12 и далее на запускающий вход распределителя 11. После этого повторяется весь цикл работы распределителя 11 и блока 10 формирования комбинаций двоичных символов. Так происходит до тех пор, пока счетчик-делитель 14 не достигает конечного коэффициента деления, тогда на его выходе возникает состояние "0", которое не позволяет последнему импульсу возврата с соответствующего выхода распределителя 11 пройти через элемент И 13 и элемент ИЛИ 12 и запустить распределитель 11. На фиг. 2 к показаны временные диа- граммы импульсов на запускающем входе распределителя 11, причем одни из этих импульсов являются импульсами, пришедшими по тактовому входу, а другие совпадают с последними из четных импульсов.35На тактовом интервале происходит подбор наилучших значений для Ь;. при всех о ), О. Однако лишь Ь;(ц=О) в качестве оценки а . транслируется1в регистре 6 сдвига и больше не подвергается перебору. Прочие Ь;+ (ц 0 ) с очередным тактовым импульсом пере 596даются в блок 10 в качестве начального условия и снова подвергаются М- кратным операциям пробы и, при необходимости, возврату.Существенным отличием предлагаемого устройства от известного является повторный (М-кратный) запуск распределителя 11. При наличии мощных помех или при глубоких и быстрых замираниях в канале связи в известном устройстве не может быть вынесено достоверное решение о символе, следующем непосредственно эа участком сигнала, пораженным помехой, так как блок 10 формирования комбинаций двоичных сигналов проводит серию проб и возвратов только один раз. В предлагаемом устройстве за счет повторных серий проб и возвратов решение о принимаемом символе становится более надежным, при этом производится более полный перебор комбинаций, а некоторое снижение скорости обработки сигнала компенсируется большей помехоустойчивостью.Формула изобретенияУстройство для демодуляции двоичных сигналов по авт. св. У 1078662 о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности принимаемых сообщений, введены последовательно соединенные счетчик-делитель, элемент И и элемент ИЛИ, выход которого подключен к тактовому входу распределителя, соответствующий выход которого соединен с вторым входом элемента И и с первым входом счетчика-делителя, второй вход которого соединен с вторым входом элемента ИЛИ и с вторым входом регистра сдвига.1332559 Составитель Д.КуприйчукРедактор В.Петраш ТехредИ,Попович Корректор В,Бутяга роизводственно-полиграфическое предприятие, г. Ухгород, ул. Проектна 3851/57 Тирах 638ВНИИПИ Государственногопо делам изобретений113035, Москва, Ж, Р Подпискомитета СССРи открытийаушская наб., д. 4/