Устройство кодовой синхронизации

СОЮЗ СОВЕТСНИХСОЦИА ЛИСТ ИЧЕСНРЕСПУБЛИК 51)4 Н 04 ПИСАНИЕ ИЗОБРЕТЕН 21)3865 22) 11.0 46) 07.0 72) И.М.53) 621.56) Колт ия по цик и. И.: С 24"09 87. Бю отиков 4.181, ов М.Н 088,8 р. Синхронизаых системах св41, рис. 2.8 фро мвциь, 19 цифро уровн умень синхр вател копит ботыНа фи на ил (ЧУС) 2 ф 2 г г а фг -г -г а ф-вфг г ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИ Е СТРОЙСТВО КОДОВОЙ СИНХРОНИЗАЦИИ зобретение м.б. использовано в ых системах передачи с многовыми сигналами. Цель изобретеувеличение времени удержания и ение времени восстановления низма. Устр-во содержит опознакодовых импульсов, счетЧик-наль и решающий блок. Принцип раустр"ва представлен на фиг. 3.За приведен двоичный сигнал,Зб - четырехуровневый сигнал При безошибочной передаче ЧУС и при правильном определении границкодовых групп (КГ) значения цифровойсуммы (ЦС) на границах КГ соответствуют приведенным на фиг. Зв. Если приприеме ЧУС в результате ошибки будетпринят символ 3 вместо 2, то ЦС награнице КГ превысит граничное значение +2 и будет равна +4 (фиг. Зг).Если вместо символа 2 будет принятсимвол 1, то ЦС на границе КГ превысит граничное значение -2 и будет равна -4 (фиг. Зд), Случай неправильного определения границ КГ показан нафиг. Зе. Значения ЦС на границах КГприведены на фиг. Зж. Вероятность превышения граничных значений ЦС при.неправильном определении границ КГ больше 1/6. Устр-во предназначено для работы в системах передачи цифровой информации с кодом ЗВ 20 по радиотрактамс частотной модуляцией. 2 табл.,2 з.п. ф-лы, 3 ил.11328Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи с многоуровневыми сигналами.Цель изобретения - увелйчение вре 5 мени удержания и уменьшение времени восстановления синхронизма.На фиг.представлена структурная электрическая схема устройства коцовой синхронизации; на фиг, 2 - временные диаграммы, поясняющие работу устройства; на фиг, 3 " принцип работы устройства.Устройство кодовой синхронизации 2 15 и решающий блок 3, причем опознаватель 1 кодовых импульсов состоит из блоков 4 и 5 выделения кодовых им- пульсов, инвертора 6, распределителя 7 импульсов, блоков 8 и 9 сдвига 2 О и элемента ИЛИ 1 О, а блоки выделения 4 и 5 кодовых импульсов выполнены идентично в виде последовательного регистра 11 (12), параллельного регистра 13 (14), счетчика 15 (16) циф ровой суммы в кодовой группе, счетчика 17 (18) цифровой суммы на границе кодовых групп, блока 19 (20) памяти и блока 21 (22) формирования кодовых импульсов, а счетчик-накопитель 2 со- ЗО стоит из КР-триггеров 23-26.Устройство кодовой синхронизации работает следующим образом.Преобразование трех двоичных символов (ЗВ) в два четверичных (2 Я) на передающей стороне происходит в соответсгвии с табл. 1.Таблица В табл. 1 рядом с каждой четверич,ной кодовой группой указано значениецифровой суму в данной группе, вычисляемое как алгебраическая суммаамплитуд импульсов в кодовой группепри условии, что символам 0,1,2,3 кода поставлено в соответствие нормированное напряжение -3, "1, 1, +3.Над каждой из трех колонок кодовых групп в табл. 1 указано значениецифровой суммы на границе кодовыхгрупп к моменту поступления в кодерследующей двоичной группы. Как следует из табл. 1, передаваемый четырехуровневый сигнал имеет ограниченную циФровую сумму на границах крдовьгх групп с крайними значениями +2 и-2, причем в,цанном устройстве обнаруживаются значения цифровой суммына границах кодовых групп, превышающие заданные крайние значения +2 и-2,Принцип работы устройства кодовойсинхронизации представлен на фиг. 3,На Фиг. За показан вариант реализации двоичного сигнала, а на Фиг.3 б - четырехуровневый сигнал, полученный из данного двоичного сигнала в соответствии с законом преобразования, приведенным в табл, 1 При безошибочной передаче четырехуровневого сигнала и при правильном определении границ кодовых групп значения цифровой суммы на границах кодовых групп будут соответствовать приведенным на Фиг. Зн, Если при приеме четырехуровнево Двоичнаягруппа000001О010110101100Четверичные группы цс = -цс=о цс=12(0) 30(0) 32(4) 11(-2) 23(+4) 13(+2) 3(+2) 21(0) 21(О) 31(+2) превышения восстанавливать ближайшееграничное значение цифровой суммы(фиг. Зг, д). 22(+2) 22(+2) 01(-4) га сигнала (Фиг. Зб) в результатеошибки будет, например, принят символ 3 вместо символа 2 (стрелка наФиг. Зб), то через несколько тактовыхинтервалов цифровая сумма на границе 2(О) 2(0 кодовых Групп превысит Гоаничное значение +2 и буцет равна +4 (фиг. Зг).Аналогично, если вместо символа 2будет принят символ 1, то цифроваясумма на границе кодовых групп превысит граничное значение -2 и будет рав 20(-2) 20(-2) 50 "а 4 (Фиг. Зд). Частость превышенийграничных значений цифровой суммы при03(0)правильном определении границ кодовыхгрупп пропорциональна коэффициентуошибок Р . Для обеспечения контроляпревышений граничных значений цифро 31(+2)вой суммы необходимо после каждого-4 1 О 03 00 3 13289Случай неправильного определения границ кодовых групп для того же четырехуровневого сигнала изображен на фиг. Зе. Значения цифровой суммы на5 границах кодовых групп в этом случае представлены на.фиг. Зж. Причем вероятность превышения граничных значений цифровой суммы при неправильном определении границ кодовых групп больше 1/6.Различия в вероятностях превышений граничных значений цифровой суммы при правильном и неправильном определении границ кодовых групп являются основой для построения устройства кодовой . синхронизации в цифровой системе передачи с кодом ЗВ 2 Й.Устройство кодовой синхронизации предназначено для работы в системах передачи цифровой информации с кодом ЗВ 24 по радиотрактам с частотной модуляцией. При приеме частотно-модулированного сигнала на корреляционный детектор квадратурных составляющих на 25 его выходах образуются два двоичных сигнала Ч и, являющиеся представлением в коде Грея четверичных символов 0,1,2,3 (фиг. 3 з,и ).Двоичные цифровые сигналы Ч и у,ЗО границы импульсов которых показаны на фиг. 2 а, поступают на входные шины соответственно и записываются в пос 41 4выхода распределителя 7 импульсов (фиг. 2 е), а в параллельный регистр 14- сигналом с второго выхода распределителя 7 (фиг. 2 ж). Сигналы с выходов параллельных регистров 13 и 14 поступают соответственно на входы счетчиков 15 и 16 цифровой суммы в кодовой группе, причем в счетчике 15 подсчитывается цифровая сумма второго импульса в данной кодовой группе и первого импульса в следующей, а в сче 1 чике 16 - цифровая сумма импульсов в кодовой группе.Алгоритм подсчета цифровой суммы двух соседних импульсов представлен в табл. 2. Троичные Первые Вторые ЦСгруппы символы символы+4 и 16 цифпе значеавленные в 5 соответствен.и 18 цифроледовательные регистры 11 и 12 сигналом тактовой частоты с выхода инвертора 6 (фиг. 2 в). Границы первого и второго импульсов (фиг. Зи, з) Е, и Е в кодовой группе находятся на пер 2вом и втором выходах первого последовательного регистра 11 и первого и второгоимпульсов Е и 2 (фиг. Зи) на первом и втором выходах второго последовательного регистра 12 (фиг. 2 г, д) Распределитель 7 импульсов, который для кода ЗВ 20 является делителем, на 2 с прямым и инверсным выходами, формирует две импульсные последовательности (фиг. 2 е,ж), одна из которых является кодовым сннхросигналом.Рассмотрим процесс вхождения В сии 50 хронизм, т.е. процесс, приводящий к совпадению положительного фронта импульса в кодовом синхросигнале (фиг.2 е) с началом первого импульса в кодовой группе (фиг. 2 а).Первые Е, , 2 и вторые Е , Е импульсы (фиг. 2 г,д) двоичных сигналов У, и У записываются в параллельный регйстр 13 сигналом с первого С выходов счетчиков 1 ровой суммы в кодовой гр ния цифровой суммы, пред двоичном виде, поступают но на входы счетчиков 1720 25 30 40 45 50 55 5 132вой суммы на границе кодовых групп,где они складываются с предыдущимзначением цифровой суммы в кодовой группе, поступающим в двоичном виде с первого и второго выходов блоков памяти 9 и 20.Новое значение цифровой суммы на границе кодовых групп записывается вблоки 19 и 20 памяти сигналами с выходов блоков 8 и 9 сдвига (Фиг. 2 з, л) соответственно. Границы сигналов на выходах блоков 19 и 20 памяти показаны на фиг. 2 и,м.Превышения граничных значений (-2 и +2) цифровой суммы, Фиксируемые в счетчике 17, появляются с вероятностью больше 1/6, а в счетчике 18 с вероятностью, пропорциональной коэффициенту ошибок Р . Значения цифровой суммы, превышающие величину +2 появляются на третьем выходе, а превышающие величину -2 - на четвертом выходе блоков 19 и 20 памяти. Формирователи 21 и 22 импульсов формируют узкие импульсы в моменты превышения граничных значений цифровой суммы (Фиг. 2 к, н), которые устанавливают на выходе блоков 19 и 20 памяти ближайшие значения цифровой суммы, и которые объединяются в элементе ИЛИО (фиг. 2 о) и поступают на тактовые входы Р-триггеров 23-26 счетчика накопителя 2. На информационный вход Р-триггера 23 поступает сигнал с первого выхода распределителя 7 импульсов (Фиг, 2 е). При этом импульсы (Фиг. 2 к), появляющиеся с вероятностью Р 1/6 на выходах блока 21 Формирования кодовых импульсов, записывают нули (фиг. 2 е) в Р-триггеры 23- 26 счетчика-накопителя 2. Как только во.все Р-триггеры 23-26 будут записаны нули на выходе решающего блока формируется импульс (Фиг. 2 п), перефазирующий распределитель 7 импульсов (фиг. 2 е, ж) и устанавливающий тем самым истинное значение фазы у кодового синхросигнала на него. Этим же импульсом (фиг. 2 п) устанавливаются в единичное состояние последние Р-триггеры 25 и 26 счетчика-накопителя 2. Формула изо бретения 1. Устройство кодовой синхронизации, содержащее последовательно соединенные опознаватель кодовых импульсов, сигнальный и тактовый входыкоторого являются соответственно входами устройства, счетчик-накопитель ирешающий блок, о т л и ч а ю щ е е с я тем, что, с целью увеличения времени удержания и уменьшения времени восстановления синхронизма, выход решающего блока соединен с установоЧными входами счетчика-накопителя и опоэнавателя кодовых импульсов, выход полутактовых импульсов которого является выходом устройства. 2, Устройство по и. 1, о т л и ч аю щ е е с я тем, что опознаватель кодовых импульсов состоит из двух Параллельно соединенных блоков выделения кодовых импульсов, каждый из которых состоит из последовательно соединенных последовательного регистра, параллельного регистра, входы которогосоответственно объединены с входамипараллельного регистра второго блокавыделения кодовых импульсов и соединены соответственно преобразованиюпоследовательного кода в параллельныйс выходами последовательных регистровэтих блоков, счетчика цифровой суммыв кодовой группе, счетчика цифровойсуммы на границе кодовой группы, блока памяти, два из выходов которого соответственно соединены с двумя установочными входами счетчика цифровойсуммы на границе кодовых групп, и блока формирования кодовых импульсов, два выхода которого соединены с установочными входами блока памяти и через элемент ИЛИ объединены с выходами второго блока выделения кодовых импульсов и являются выходом кодовых импульсов опознавателя кодовых импульсов, сигнальным входом которого является вход последовательного регистра каждого блока выделения кодовых импульсов, а тактовым входом являются входы паролМ лельно соединенных инвертора, выход которого соединен с загисывающим входом последовательного регистра каждого блока выделения кодовых импульсов и одним из входов первого и второго блоков сдвига, и распределителя импульсов, инверсный и прямой выходы которого соответственно соединены с записывающими входами параллельных регистров второго и первого блоков выделения кодовых импульсов и вторыми входами первого и второго блоков сдвига, выходы которых соответствен13 Фиа 2 Составитель В. Евдокимова .Редактор А. Ворович Техред И.Верес Корректор М. Демчик Заказ 3497/57 Тираж 638 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 но соединены с записывающими входами блоков памяти в первом и втором блоках выделения кодовых импульсов, при зтом прямой выход и установочный вход распределителя импульсов являются соответственно выходом полутактовых импульсов и установочным входом опозиавателя кодовых импульсов. И ф 4 Ж) 28941 8,3. Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что счетчик-накопитель выполнен из последовательно 5соединенных И Р-триггеров, тактовыевходы которых объединены, причем упоследних Ь Э-триггеров установочныевходы объединены и являются установочным входом счетчика-накопителя.