Устройство для восстановления непрерывных функций по дискретным отсчетам
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1288726
Авторы: Серединский, Хейф
Текст
Е ИЗОБРЕТЕНИ ЕЛЬСТВ ерв Уравапоор кодо жения, УДАРСТВЕННЫЙ КОМИТЕТ ССС ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ АВТОРСНОМУ С(71) Ленинградский электротехнический институт связи им. проф.М,А.Бонч-Бруевича(56) Авторское свидетельство СССРУ 1125632, кл. С 06 С 7/30, 1983.(54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯНЕПРЕРЫВНЫХ ФУНКЦИЙ ПО ДИСКРЕТНЫМОТСЧЕТАМ(57) Изобретение относится к автоматике и вычислительной технике.Цель изобретения - повышение точности восстановления функций с учетомнепрерывности их первых производных. Устройство содержит входнойкоммутатор 1, блок 2 синхронизации,енератор 3 временных+1 блоков памяти 4,яемых делителей 5 на минающии блок 6, выходной суммат7, выходной коммутатор 8 и фильтр 9нижних частот; В каждый моментвремени с выхода коммутатора 1 наи кодоуправляемых делителей напряжения поступают сигналы узловыхзначений ординат с нескольких шинввода, а на (и+1)-й кодоуправляемыйделитель напряжения - значение первой производной сигнала на концепредыдущего интервала интерполяции.По этим значениям формируется интерполированный отсчет сигнала. Повышение точности восстановления достигается за счет сохранения непрерывности первой производной при переходе от одного интервала интерполяции к другому. 3 ил , 1 табл.1 128Изобретение относится к автоматике и вычислительной технике, в частности к устройствам преобразования дискретных отсчетов сигнала в непрерывный сигнал, и является усовершенствованием известного устройства по авт,св. У 1125632.Цель изобретения - повышение точности восстановления функций с учетом непрерывности их первых производных.На фиг. 1 изображена блок-схема устройства для восстановления непрерывных функций по дискретным отсчетам; на фиг. 2 в , структурная схема блока синхронизации, на фиг. 3 - структурная схема коммутатора (входного) .Устройство (фиг. 1) содержит . входной коммутатор 1, блок 2 синхронизации, генератор 3 временных интервалов, блоки 4-14-(п+1) памяти, кодоуправляемые делители 5-1, ,5-(и+1) напряжения, запоминающий блок Ь, выходной сумматор 7; выходной коммутатор 8 и фильтр 9 нижних частот. Блок 2 синхронизации (фиг. 2) содержит двоичный счетчик 10 и блок 11 памяти, первая, вторая и третья группы выходов которого являются соответственно первым, вторым и третьим выходами блока 2 синхронизации. Коммутатор 1 (фиг. 3) выполнен на счетчике 12 и мультиплексорах 13, Счетный вход счетчика.12 является управляющим входом коммутатора 1. В блоки 4 памяти с номерами с 4-1 по 4-ь записаны наборы коэффициентов, пропорциональных весам, с которыми узловая ордината, соответствующая данному блоку памяти, входит. .в выходной сигнал. В блоке 4 памяти с номером (и+1) содержатся коэффи- . циенты, соответствующие весам, с которыми в, выходной сигнал входит значение первой производной того же сигнала на конце предыдущего интервала интерполяции.1Число таких коэффициентов в каждом блоке памяти определяется числом интерполируемых точек между дву мя соседними узловыми значениями фуькции. В частности, при интерполяции кубическим рекурентным сплайном на интервале изменения аргумента хе 1 х .,х,.значения коэффициентов1 1 адля промежуточных точек интерполяции могут быть определены из выражения 8726 2й(х) =Г (х, ) Г 1+ (3-с)7- (4-с с ь- (4-с) (3-с) т 3 + Г (х; )с+ (1-с)3+"(3-с) 7 з)+а.,(с) ( -с 7 -(1-с)С 1)где К(х, ),Е(х ),Е(х,. ) - узловыезначения ординат;с - постоянный коэффициент,выбираемый в пределах (1,3310 - нормированное текущее значение аргумента,Те 10,13;а - значение первой производ 1ной на конце предыдущегоинтервала интерполяции5 х 61 х. ,хПринцип действия устройства состоит в том, что в каждый моментвремени с выхода коммутатора 1 напервые п кодоуправляемые делители5 т 15-п напряжения поступаютсигналы узловых значений ординат снескольких шин ввода (для интерполя-,ции сплайном третьего порядка - стрех шин), а на кодоуправляемый725 делитель 5-(и+1) напряжения - значение первой производной сигнала наконце предыдущего интервала интерполяции. По этим значениям в устройстве генерируется интерполированный отсчет сигнала, При этом каждаяцепь, состоящая из блока 4 памяти и/кодоуправляемого делителя 5 напряжения, вычисляет свою составляющуювыходного сигнала. Каждому моменту35,времени соответствует свой наборкоэффициентов в блоках 4 памяти.Устройство работает следующим образом.С шин ввода узловых значений насигнальные входы коммутатора 1 поступают значения ординат, подлежащие интерполяции. На п выходов коммутатора 1 по сигналу с блока 2 синхронизации выдаются в каждый моментвремени только и из них. Эти сигналы поступают на сигнальные входы икодоуправляемых делителей 5 напряжения, а на сигнальный вход (и+1)-гокодоуправляемого делителя 5-(и+1)50напряжения поступает сигнал с выхода запоминающего блока 6. В кодоуправляемых делителях 5 напряжецияпроисходит умножение входных сигналов на соответствующие коэффициенты, записанные предварительно в бло 55 ки 4 памяти,С выходов кодоуправляемых делителей 5 напряжения сигналы поступаютна входы сумматора 7, а с его выхо 3 12887да иа вход выходного коммутатора 8,с первого выхода которого черезфильтр 9 нижних частот - на выходустройства,При интерполяции сплайном третьего порядка при четырех интерполируемых тачках на интервале под действием сигнала о начале очередного интервала интерполяции, поступившегос генератора 3, блок 2 синхронизации 10выдает сигнал на управляющий входкоммутатора 1; Последний при этомвыдает на свои выходы три значенияординат: на первый выход - сигнал2(х,. ), на второй выход - сигнал 15Й(х.) и на третий выход - сигналЙ(х;).С второго выхода блока 2 синхронизации на адресные входы блоков 4памяти поступает код=О, При этом 20соответствующие значения коэффициентов считываются из блоков 4 памяти на входы кодоуправляемых делите лей 5 напряжения и умножаются на значения соответствующих отсчетов 25 восстанавливаемой функции (в и делителях), а в (и+1)-м делителе на значение, поступившее с выхода запоминающего блока 6В.начальный моментвремени сигнал на выходе запоминаю щего блока 6 равен нулю. Полученные произведения поступают на входы сумматора 7 и далее через коммутатор 8 и фильтр 9 на выход устройства.Генератор 3 подает в блок 2 синхронизации сигналы, соответствующие следующим моментам временивосстановления промежуточных значений Функции на интервале интерполяции х;, х. 3, При этом состояние коммутато-ра 1 и запоминающего блока 6 не изменяется, а происходит изменение значений весовых коэффициентов, считываемых с выходов блоков 4 памяти на кодоуправляемые делители 5. Описанный процесс повторяется до завершения обработки текущего интервала интерполяции.Затем генератор 3 подает в блок 2 синхронизации сигнал о конце ин тервала интерполяции. По этому сигналу на третьем выходе блока 2 синхронизации появляется сигнал, поступающий на управляющий вход выходного коммутатора 8. С второго выхода бло ка 2 синхронизации поступает сигнал на адресные входы блоков 4 памяти, по которому из них на кодоуправляемые делители 5 напряжения подаютея264 весовые коэффициенты, соответствующие вычислению первой производной на конце интервала интерполяции. Полученные произведения поступают на сумматор 7, а результирующий сигнал с выхода сумматора поступает через выходной коммутатор 8 на вход запоминающего блока 6, в котором теперь хранится новое значение производной.Затем с первого выхода блока 2 синхронизации на управляющий вход коммутатора 1 поступает сигнал, под действием которого на выходах коммутатора 1 происходит циклическая смена сигналов: с первого выхода - на второй, с второго - на третий и т.д, На первый выход коммутатора 1 поступает новое значение сигнала Г(х. ) из совокупности дискретных1-отсчетов ординат интерполируемой функции. Далее процесс повторяется аналогично описанному.Блок 2 синхронизации (фиг, 2) работает следующим образом,Каждый импульс, поступивший на его вход с выхода генератора 3, меняет, состояние счетчика 10. В соответствии с состоянием счетчика 10 меняется сигнал на его выходах, Под действием этого сигнала на выходах блока 11 памяти появляются выходные сигналы, При четырех промежуточных точках на интервале используется блок 11 памяти, содержащий двенадцать слов по пять двоичных разрядов. В бпок 11 памяти записывается информация, отображенная в таблице. СловоРазряды слова 1 2 3 4 5 0 0 0 0 0 0 0 0 0 0 0: 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 О 1 0 0 0 1 0 00 0 1 0 00 . 0 1 0 0Разряды слова 2 3 4 5 5 1288726 6Продолжение таблицы восстановления непрерывных сигналовза счет сохранения непрерывностипервой производной при переходеот одного интервала интерполяции кдругому,10 О О 1 1 О 11 О 1 О О 1О О При этом значение из первого разряда подается на управляющий вход входного коммутатора 1, из разрядов с 2 по 4 -1 на адресные входы блоков 4 памяти, с последнего пятого разряда - на управляющий вход выходного коммутатора 8. Под действием этих сигналов последовательно выбираются значения коэффициентов из блоков 4 памяти, соответствующих вычислению интерполируемых значений по соотношению (1), затем переключается выходной коммутатор 8 и вычисляется значение а , которое записывается внблок 6, и в последнем такте (слово 12, таблица) подается сигнал, изменяющий состояние выходногокоммутатора 1. Затем цикл работы повторяется.Таким образом, предлагаемое устройство позволяет повысить точность Формула изобретения1Устройство для восстановления Юнепрерывных функций по дискретнымотсчетам по авт,св. 5 1125632, о тл и ч а ю щ е е с я тем, что, с .целью повышения точности восстановления функций с учетом непрерывности их первых производных, в него дополнительно введены выходной коммутатор, фильтр нижних частот, запоминающий блок, (п+1)-й кодоуправляемыйделитель напряжения и (и+1)-й блокпамяти, соединенный адресным входомс вторым выходом блока синхронизации,а 20выходом - с управляющим входом (и+1)-гокодоуправляемого делителя напряжения, подключенного сигнальным входом к выходу запоминающего. блока,а.вЫходом - к соответствующему входувыходного сумматора, выход которогосоединен с сигнальным входом выходного коммутатора, подключенного управляющим входом к третьему выходу ЗО блока синхронизации, а первым и вто"рым выходами - к входам фильтра нижних частот и запоминающего блокасоответственно.1288726Составитель С.Казинов Редактор Н.Бобкова Техред М.Ходанич Корректор Л,Пилипенко Заказ 7811/49 Тираж 694 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва,Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
СмотретьЗаявка
3764066, 26.06.1984
ЛЕНИНГРАДСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. ПРОФ. М. А. БОНЧ-БРУЕВИЧА
СЕРЕДИНСКИЙ АВРААМ ВУЛЬФОВИЧ, ХЕЙФ ЛЕОНИД МИХАЙЛОВИЧ
МПК / Метки
МПК: G06G 7/30
Метки: восстановления, дискретным, непрерывных, отсчетам, функций
Опубликовано: 07.02.1987
Код ссылки
<a href="https://patents.su/5-1288726-ustrojjstvo-dlya-vosstanovleniya-nepreryvnykh-funkcijj-po-diskretnym-otschetam.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для восстановления непрерывных функций по дискретным отсчетам</a>
Предыдущий патент: Кусочно-квадратичный аппроксиматор
Следующий патент: Устройство для моделирования процессов износа
Случайный патент: 153091