Устройство стабилизации скорости движения носителя магнитной записи

СОКИ СОВЕТСНИКСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 15/46 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ П НИЕ ИЗОБРЕТЕНИЯ ТОРСКОМУ СВИДЕТЕЛЬСТВУ К Бюл. В 39 сов, С.И.Сирен ий А.А.Колесни В,К.Райфшнайде 88,8) е свидетельство С 11 В 15/46,свидетельство С С 11 В 15/46в,СССР1982.ССР1983,(54) УСТРОЙСТВО СТАБИЛИЗАЦИИТИ ДВККЕНИЯ НОСИТЕЛЯ ИАГНКТПИСИ КОРОСЗА(57) Изобретение относится к области накопления информации и можетбыть использовано в прецизионныхэлектроприводах аппаратов точноймагнитной записи, Для повышения точности поддержания скорости и фазымагнитного носителя в устройство дополнительно введены четыре счетчика,триггер, второй делитель частоты,мультиплексор, два блока памяти, четыре элемента И, два элемента ИЛИ,формирователь, В соответствующихсчетчиках накапливаются коды, пропорциональные фазовой ошибке, первойразности фазовой ошибки и алгебраи1265844 ческой сумме фазовых ошибок всех измерений, Мультиплексор 13, связанный со счетчиками 7-12, формирует сигналы постоянных частот на выходах, под действием которых устройство выраба" тывает управляющее воздействие, соотвествующее пропорционально-интегрально-дифференциальному закону по фазе. При изменении значений частот Изобретение относится к приборостроению, а именно к устройствам управления скоростью движения носителямагнитной записи, н, может быть использовано в прецизионных электроприводах аппаратов точной магнитной записи,Цель изобретения - повышение точности стабилизации скорости движенияносителя магнитной записи.На фиг. 1 приведена структурнаясхема устройства, на фиг, 2 - временные диаграммы, поясняющие его работу.Устройство содержит задающий генератор 1, первый 2 и второй 3 делители частоты, корректор 4, блок 5синхронизации, фазовый дискриминатор6, первый 7, второй 8, третий 9,четвертый 10, пятый 11 и шестой 12счетчики, мультиплексор 13,КЗ.-триггер 14, первый 15 и второй .16 блокипамяти, первый 17, второй 18, третий19, четвертый 20, пятый 21, шестой22 и седьмой 23 элементы И, первый24 и второй 25 элементы ИЛИ, формирователь 26, усилитель 27 мощности,подключенный к двигателю 28, с которым кинематически связан датчик 29скорости, соединенный электрическис певым входом фазового дискриминатора 6, к третьему входу которого,а также ко второму входу первогосчетчика 7 подключена шина 30 управления.Выход задающего генератора 1 черезвторой делитель 3 частоты соединен спервыми входамикорректора 4 и мультиплексора 13, со вторыми входамиблока 6 синхронизации, фазовогодискриминатора 6, а также со 5 10 15 20 25 30 35 40 на выходах мультиплексора 13 в зависимости от значений кода в первом блоке 15 памяти коэффициенты усиления пропорциональной и дифференциальной составляющих меняются при различной фазовой ошибке, т,е, устройство может использоваться как регу лятор с переменными коэффициентами. 2 ил. вторыми входами первого, второго,.четвертого и седьмого элементов И 17, И 18, И 20, И 23.Фазовый дискриминатор 6 первымвыходом соединен с первыми входамипервого и второго элементов И 17,И 18, а вторым выходом - с вторымвходом корректора 4, выход которогочерез первый делитель 2 частоты соединен с первым входом блока 5 синхронизации, выход которого подключенк первым входам четвертого и седьмого элементов И 20, И 23, четвертого, пятого и шестого счетчиков 10-12,а также первого 15 и второго 16 блоков памяти, ко вторым входам пятогои шестого элементов И 21, И 22, второго счетчика 8 и 85 -триггера 14, ик третьему входу третьего счетчика 9,выходом соединенного с первым ходом88-триггера 14, выход которого подключен к входу усилителя 27 мощности, и с третьим входом элемента И 20,выход которого связан с первым входом счетчика 9, соединенного вторымвходом с выходом первого счетчика 7,первый вход которого подключен к выходу элемента И 17,Первый выход мультиплексора 13соединен с первым входом элементаИ 21, а второй выход - с первымвходом элементаИ 22 второй входмультиплексора связан со вторыми входами четвертого и шестого счетчиков10 и 12, а также с выходом первогоблока 15 памяти, второй вход которого соединен со вторым вь 1 ходом второго счетчика 8 и с первым входом второго элемента ИЛИ 25,Выход второго элемента И 18 соединен с первым входом второго счетчи12658444выходов дискриминатора и блока синхронизации условно показаны одной линией связи.Широтно-импульсный сигнал, пропор,"циональный фазовой ошибке, появляет ся на выходе дискриминатора 6 в пром межутке времени 1,- с частотой ка 8, первый выход которого черезтретий элемент И 19 подключен к третьему входу элемента И 18.Выход шестого элемента И 22 подключен к третьему входу шестого счетчика 12, выходом соединенного с третьим входом И 22 и с четвертым входоэлемента И 22.Выход четвертого счетчика 10 соединен с третьим входом седьмого элемента И 23 и, через формирователь 26,с третьим входом второго блока 16памяти, выходом связанного со вторым входом второго элемента ИЛИ 25,выход которого подключен к второмувходу пятого счетчика 11, своим первым выходом соединенного с третьимвходом пятого, четвертым входом шестого и пятым входом четвертого элементов И 21, И 22 и И 20, а своимвторым выходом - со вторым входомвторого блока 16 памяти,Выход седьмого элемента И 23 сое-.динен с третьим входом четвертогосчетчика 10, а также со вторым входом первого элемента ИЛИ 24, первыйвход которого связан с выходом пятого элемента И 21, а выход - с третьим входом пятого счетчика 11,Устройство работает следующим образом.В исходном состоянии на шине управления 30 присутствует сигнал логического "0", при этом на обоих выходах дискриминатора 6 будут сигна- д 5лы логической "1", а в счетчике 7будет установлен начальный код. Припоступлении на шину управления сигнала логической "1" (фиг. 2 и) на усилитель 27 .мощности подается питания 40(на фиг. 1 цепи питания не показаны)и двигатель 28 начинает вращаться,однако, пока его скорость не достигнет номинальной, состояние выходовфазового дискриминатора 6 не изменяется и информация о фазовой ошибкебудет отсутствовать, чтобы устранитьвозможные сбои в работе устройствана этапе разгона двигателя.Второй делитель 3 частоты формирует ряд частот: 1 , Г , высокуютактовую частоту заполнения 1, атакже эталонную частоту(фиг.2 а),поступающую на фазовый дискриминатор.Блок 5 синхронизации также формирует ряд синхрочастот: СС 1, СС 2 и ССЗ(фиг, 2 б,в,г). На структурной схеме(фиг. 1) выходы различных частот с Этот сигнал заполняется частотой на элементах И 17 и И 18, на выходах которых будут пачки импульсов, подсчйтываемых счетчиками 7 и 8.Счет импульсов в счетчике 8 прекращается либо при прекращении поступления сигнала фазовой ошибки, либо при установке этого счетчика в одно из граничных состояний, причем в этом последнем случае элемент И 18 закрывается сигналом с выхода И 19. Начальный вход во второй счетчик 8 устанавливается импульсом (на фиг.2 д обозначен цифрой 3), формируемым блоком 5 синхронизации по срезу сиг-. нала СС 1, этим же импульсом код, соответствующей фазовой ошибке предыдущего измерения, переписывается в четвертый счетчик 10. По концу счета код счетчика 8, пропорциональный Фазовой ошибке текущего измерения, переписывается в первыйблок 15 памяти и в пятый счетчик 11 импульсом, формируемый по первому срезу сигнала ССЗ после фронта сигнала СС 1 (момент времени 1, фиг. 2 е). По перво- му Фронту СС 2 после фронта СС 1 (момент 1 , фиг. 2 в) открывается элемент, ЭИ 23 и частота 1 со второго делителя частоты 3 поступает на четвертый и пятый счетчики 10 и 11. При установке счетчика 10 в нулевое состояние закрывается элемент И 23 и в счетчике 11 будет записан код, пропорциональный первой разности ошибки по Фазе, Этот код переписывается во второй блок 16 памяти импульсом, формируемым формирователем 26 при установке счетчика 10 в нулевое состояние, причем если код предыдущего измерения в этом счетчике был равен нулю, запись во второй блок 16 памяти производится импульсом 1 (фиг, 2 д, момент 1 ), а импульсом 2 (фиг, 2 д, момент 1 ), коды из первого и второго блоков памяти 15 и 16 переписываются в шестой 12 и пятый 11 счетчики соответственно, а код первого счетчика 7 переписывается в третий счетчик 9.Э 1265Формирование широтно-модулированного сигнала, по заднему фронту которого срабатывают ключи усилителя 27 мощности, изменяя при этом фазу пи". тающего напряжения, тем самым стабилизируя фазу и скорость вращения дви 5 гателя 28, происходит следующим образом.По фронту ССЗ открывается пятый элемент И 21 и частота с первого вы 0 хода мультиплексора 13 через элемент ИЛИ 24 проходит на вычитающий вход пятого счетчика 11, при установке которого в нулевое состояние закрывается элемент И 21 и открывается элеменТ И 22, при этом частота со второго выхода мультиплексора поступает на вычитающий вход шестого счетчика 12, При установке этого счетчика в нулевое состояние закрывает ся элемент И 22 и открывается элемент И 20, при этом разрешается прохождение частоты на вычитающий вход третьего счетчика 9, и в момент установки этого счетчика в нулевое сос тояние, в нулевое состояние установит- ся также 85 -триггер 14 (момент времени 1 фиг. 2 ж), по которому и срабатывают силовые ключи усилителя 27 мощности.Таким образом, код в пятом счетчике 11 (фиг. 2 к) пропорционален первой разности фазовой ошибки, код. в шестом счетчике 12 (фиг. 2 л) фазовой ошибке, а код в третьем счетчике 9 (фиг. 2 м) равен алгебраической сумме фазовых ошибок всех измерений. При постоянных частотах с выходов мультиплексора 13 данное устройство вырабатывает управляющее воздействие, соответствующее ПИД- закону по фазе, Так как частоты сиг-., налов с выходов мультиплексора 13 могут изменяться в зависимости от значения кода в первом блоке 15 памяти и нри изменении частот на выходе делителя 3, а от этих частот зависят коэффициенты усиления П- и Д-регуляторов, которые будут изменяться в зависимости от значения фазовой ошибки, предлагаемое устройство является регулятором с переменными коэффициентами. и оно обеспечивает, в зависимостиот схемы усилителя мощности, управление и стабилизацию скорости и фазы двигателя, а следовательно, и стабилизаций ско" рости движения носителя изменения частоты и фазы питающего напряжения 844 блибо изменение его действующего значения.Формула и з обре т енияУстройство стабилизации скорости движения носителя магнитной записи, содержащее задающий генератор, корректор, выходом связанный со входом первого делителя частоты, фазовый дискриминатор, первым входом подключенный к датчику скорости, кинематически связанному с двигателем, включенным на выходе усилителя мощности, причем первый выход фазового дискриминатора соединен с первыми входами первого н второго элементов И, вторым входом связанного с выходом третьего элемента И, вход которого соединен с первым выходом второго счетчика, а выход первого элемента И подключен к первому входу первого счетчика, о т л и ч а ю щ е е с я .тем, что, с целью повышения точности стабилизации скорости движения носителя, в него введены второй делитель частоты, подключенный к выходу задающего генератора, блок синхронизации, мультиплексор, третий., четвертый, пятый и шестой счетчики, четвертый, пятый, шестой и седьмой элетФменты Й, первый и второй элементы ИЛИ, первый и второй блоки памяти, формирователь и 13 -триггер, выходом подключенный ко входу усилителя мощности, при этом второй делитель частоты выходом соединен с первыми входами мультиплексора и корректора и со вторыми входами первого, второго, четвертого и седьмого элементов И, фазового дискриминатора и блока синхронизации, который своим первым входом соединен с выходом первого делителя частоты, а выходом - с первыми входами четвертого и седьмого элементов И, второго, четвертого, пятого и шестого счетчиков, первого и второго блоков памяти со вторыми входами пятого и шестого элементов И и 8 -триггера, а также с третьим входом третьего счетчика, выходом соединенного с первым входом Й 5 -триггера и с третьим входом четвертого элемента И, а первым и вторым входами - с выходом первого счетчика и с выходом четвертого элемента И соответственно, ко второму входу корректора подключен второй выход фазового дискриминатора, к третьемуд Составитель А.Луканинссей Техред М, Ходанич едак тор ектор И.Муска писн тета СС открытийкая наб.,113 ул. Проектная, 4 изводственно-полиграфическое предприятие, г. У 7 1 входу которого и ко второму входу первого счетчика подключена шина управления, второй вход мультиплексора соединен со вторыми входами четвертого и шестого счетчиков и с выходом первого блока памяти, второй вход которого связан с первым входом второго элемента ИЛИ и со вторым входом второго счетчика, первым вхоДом соединенного с выходом второго элемента И, первый и второй выходы мультиплексора соединены соответственно с первыми входами шестого и пятого элементов И, которые выходами подключены соответственно к третьему входу шестого счетчика и к первому входу первого элемента ИЛИ, выход шестого счетчика соединен с четвер 1/50 Тираж 543НИИПИ Государственного к по делам изобретений 035, Москва, Ж, Рау 265844 8тым входом четвертого и с третьимвходом шестого элементов И, а выходчетвертого счетчика связан через формирователь с третьим входом второго5блока памяти и непосредственно - стретьим входом седьмого элемента И,который своим выходом подключен ктретьему входу четвертого счетчикаи ко второму входу первого элемента 1 О ИЛИ, выходом соединенного с третьимвходом пятого счетчика, первый выход которого связан с третьим, четвертым и пятым входами соответственно пятого, шестого и четвертого элементов И, а второй выход - со вторым входом второго блока памяти, связанного через второй элемент ИЛИ совторым входом пятого счетчика.