Устройство для решения систем линейных алгебраических уравнений

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А 1 ОЬ С 7/3 ИСАНИЕ ИЗОБРЕТЕНИ ИДЕТЕЛ КОМ К АВТ/24-248586. Бюл. У 39ий ордена Трудовоги политехнический и Крас. тиовани й: Сб 75-8 СССР 1975 ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТИИ(56) Математическое моделири теория электрических цепеВцп. 7, М.: Наука, 1970, с.Авторское свидетельствоВ 612258, кл. С 06 С 7/34,(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ(57) Изобретение относится к анало"говой вычислительной технике и предназначено для решения систем линейных алгебраических уравнений. Уст. -ройство содержит три матрицы токоэадающих резисторов, блок задания начальных условий, коммутатор, блоквычитаталей, два блока формирователей модуля сигнала, два блока суммирования, блок интеграторов, блок управления. Устройство позволяет решать системы линейных алгебраическихуравнений с приближенно заданньииисходными данньвчи при наличии апри, орной информации о гладкости решения. 2 ил.-1/Ь О О О 1/Ь "1/Ь О О О О О 1/Ь -1/Ь О О О О О 1/Ь -1/ЬО /Ь О Изобретение относится к аналоговой вычислительной технике, предназначено для решения систем алгебра" ических уравнений и может служить основой для создания специализированных аналоговых процессоров гибридных вычислительных комплексовЦелью изобретения является повышение точности и расширение функциональных возможностей устройства за 0 счет учета дополнительной априорной информации о гладкости решения.На фиг.1 представлена блок-схема устройства; на фиг.2 - блок-схема блока управления. 5Устройство содержит три матрицы1-3 токозадающих резисторов, коммутатор 4, блок 5 интеграторов, блок6 вычитаталей, первый блок 7 формирователей модуля сигнала, второйЮ блок 8 формирователей модуля сигнала, первый и второй блоки 9 и 1 О суммирования, блок 1 управления и блок12 задания начальных условий. Блок11 содержит блок 13 умножения, сум-, матор 14 и компаратор 15.Устройство работает следующим ,образом.Три матрицы 1-3 токоэадающих резисторов моделируют расширенную матри цу коэффициентов системы А, матрицуткоэффициентов А , транспонированную к А, и матрицу коэффициентов С соот-, ветственно, На входы блока 11 управления поступают сигналы, соответствующие числовым параметрам о ихарактеризующим погрешности в коэффициентах матрицы А и правых частей1 соответственно. Приближенное, устойчивое решение решаемой системы 40 линейных алгебраических уравнений образуется на выходе блока 5 интеграторов.Предлагаемое устройство опись вается системой обыкновенных диф ференциальных уравнений с постоянными коэффициентами и некоторыми начальными условиями:(1+С) --- + А А (с) А Ьс 1 х(с) ттЙс к х Опишем подробно функции каждого иэ блоков, входящих в предлагаемое устройство. Матрицапредназначена для умножения вектора х(С) на матрицу А и вычитания вектора правой части Ь, т,е. матрица 1 представляет собой резистивную матрицу, на вход которой поступают сигналы х;(С),1,2 и, являющиеся компонентами и = мерного вектора х(С) х,(с) х (с) х(с), а на выходе образуются сигналы г,(С),1,2 и, являющиеся компонентами вектора невязки г(с) щ Ах(с)-ЬУ г(с) - г, (с), г,(с) г(с)1,Матрица 1 резисторов:осуществля-.ет умножение невязки г(с) на матрицутА , т.е. на вход, укаэанного блокапоступают компоненты вектора г(с), аиа выходе формируются компонентывектора я(с) = А 1 г(с) Ах(с) - А Ь.На выходах матрицы 3 резисторов формируются сигналы г(С)- -ф. 4 х Гс дспосредством решения уравнения й(с) = - -- с - " - . + (с) д (с) Йх(с) йс йс на ее первую группу входов поступают сигналы я(с) с выхода матрицы 2, а на вторую группу входов - сигналых(с)й(с) " --- с выходов матрицы 3Йсрезисторов. Матрица С образуется путем перемножения матрицы Э на Р, где матрица В осуществляет преобразование вектора Щч) на сетке с шагом Ь в производнуюсШ(зт)Йчс; = 2/Ь если 1 = 2 ри - 1,Ю перемножается на м на блоке 3 искладывается с 3 на сумматоре 14.На выходе сумматора образуется сигнал Ы // х - х,//+,9, который с помощью компаратора 5 сравнивается ссигналом с; 1/Ь если 1 = 1,п. В зависимости от соотношения 30 сигналов Ц и М //х - хр// + /3 блок 1 управления вырабатывает сигнал управления Ц , который поступает на управляющий вход коммутатора 4.Если //г// 1 Ы/(х - х, //+/, то 1О,если //г// = П ,р// хТаким образом, при выполнении условия //г//4(/х - хр// +/ блок управления формирует сигнал У1, который размыкает ключи коммутатора 4.В целом, устройство описывается системой дифференциальных уравнений (1). Решение этой системы дифференциальных уравнений в установившемся состоянии есть нормальное решение исходной системы линейных алгебраических уравнений относительно вектора хр, При х, = О модель позволяет получить решение с минимальной нормой в пространстве В функций, имеющих обобщенную производную, интегрируемую с квадратои.В исходном состоянии на выходах интеграторов блока 5 интеграторов установлены напряжения, соответствующие априорно известному вектору х, определяемому постановкой задачи.- х,//+/1, то 1 -В процессе интегрирования системы 40обыкновенных дифференциальных уравнений (1) с помощью блоков 1-5 навыходах блока 6 непрерывно образует"ся вектор разности х(1) - х, навыходах блока 7 - вектор, компонентаии которого являются модули вектора х(г) - х , т.е. /х;(г) - х ./,на выходе блока 9 - напряжение, со"ответствующее норме //х(Г) - х, /(вектора х(Г) - х . На выходах блока 508 непрерывно образуется вектор коиФпоненты которого являются модулямиг;(г)/ вектора невязки м(г.), иавыходе блока 10 - напряжение, соответствующее норме // г(Г)// вектора 55г(г). Здесь и далее Элементы с матрицы С принимаютзначения Отметим, что матрица С имеет ленточную структуру с шириной ленть, равной трем.Блок 11 управления служит для проверки условия+ /3, (2)где // // - норма вектора; К ичисловые параметры, определяющие погрешность задания исходных данных(/6 Д //: К; //ь Ь к/3; ь А и Ь Ь - погрешности задания матрицы А и вектора правых частей ь соответственно,Сигналт.е. используется вторая норма вектора.В блоке 11 управления реализуется проверка согласованности лолучае" мого решения с погрешностью исходных данных в соответствии с условиями (2), При выполнении указанного неравенства блок 11 управления на выходе формирует сигнал иа размыкание ключей коммутатора 4, При этом на выходе блока 5 фиксируются напряжения, соответствующие устойчивому приближению к решению исходной системы линейных алгебраических уравнений. Таким образом, предлагаемое устройство для 15 решения систем линейных алгебраических уравнений позволяет автоматически получать приближенное устойчивое решение поставленной задачи с большей точностью за счет учета имеющей ся априорной информации о гладкости решения.Отметим, что при условии точного задания коэффициента матрицы А и вектора правых частей и предлагаемое устройство реализует метод установления в чистом виде и позволяет получить нормальное решение алгебраической системы, такое же как и известное устройство. 30В процессе интегрирования системы дифференциальных уранненийв предлагаемом устройстве норма век- тора 10 г (Е)://(1 + с) -- Р с 1(с) /гмонотонно уменьшается от некоторого начального значения, определяемого невязкой исходной системы алгебраических.уравнений при хх 0, до нуля при С - со(если м = / = О. Одновременно норма вектора г (Т)г/l(1+с)х(С)//, как интеграл от г, (е) 45монотонно увеличивается от некоторого начального значения гг(о)= ,//(1+с)х 0// до конечного значения при С-оо.Таким образом, если исходные данные известны приближенно, т,е. КО;О, останонив процесс интегрирования при некотором С = С , согласно условиям (2), на выходе блока 5 интеграторов формируется приближенное, 55 устойчивое решение поставленной задачи, у которого минимальна функция г (С) " //(1+с)х(г;)// . Таким образом,Формируется прцблцжеццое решение системы линейных алгебраических уравнений, обладающее минимальной длиной, и одновременно минимальной нормой первой производной, характеризующей гладкость решения. Следовательно, предлагаемое устройство позволяет, н отличие от известного сформировать приближенное устойчивое решение, обладающее минимальной длиной и наиболее гладкое одновременно, тем самым достигается поставленная цель расширения функциональных возможностей устройства за счет учета дополнительной априорной информации о гладкости решения, одновременно удается повысить точность решения.Предлагаемое устройство позволяет решать не только плохо обусловленные, но и хорошо обусловленные алгебраические системы.Ф о р м у л а и з о б р е т енияУстройство для решения систем линейных алгебраических уравнений, содержащее блок задания начальных условий, первую и вторую матрицы токозадающих резисторов, блок интеграторов, первый и второй блоки формирователей модуля сигнала, группы выходов которых подключены к группам входов соответственно перного и второго блоков суммирования, коммутатор, блок управления и блок вычитателей, группа выходов которого соединена с группой входов первого блока формирователей модуля сигнала, группа ныходов блока задания начальных условий подключена к входам задания начальной установки блока интеграторов и к первой группе входов блока вычитателей, вторая группа вхоцов которого соединена с группой выходов блока интеграторов и с выводами первой группы токозадающих резисторов первой матрицы, выводы второй группы которых подключены к группе входов второго блока формирователей модуля сигнала и к выходам первой группы токоэадающих резисторов второй матрицы, группа выходов коммута-. тора соединена с группой информационных входов блока интеграторов, отличающееся тем, что, с целью поньппения точности, в него введена третья матрица токозадающих резисторов, а блок управления состо, Ж, Раушс Подписнокомитета СССРи открытийкая наб., д.4/5 ВНИИПИ Г по дел 13035, Москроиэволственно-полиграфическое предприятие, г.ужгород, ул.Проектна 7 1265810 8ит из компаратора, сумматора и бло- группы токозадающих резисторов втока умножения, выход которого подклю рой матрицы, вход задания погрешности чен к первому входу сумматора выход матрицы постояйных коэффициентов которого соединен с первым входом системы уравнений устройства подкомпаратора, выход которого подклю"ключен к первому входу блока умноже" чен к управляющему входу коммутато" ния, второй вход которого соединен с ра, информаформационный вход которого сое- выходом первого блока суммирования, единен с выводами первой и второй вход задания погрешности вектора групп токоэадающих резисторов трет правых частей системы уравнений устей матрицы, выводы третьей группы 10 родства соединен с вторьмвходом сумматокозадающих резисторов третьей мат- тора, выход второго блока суммирования рицы соединены с выводами второй подключен квторому входукомпаратора.