Цифровой фазовращатель

(504 Н 03 К ГОСУДАРСПО ДЕЛ ОБРЕТЛЬСТВУ ЕЛЬ втома Пред- нения ся к ник о изм к СССР зобреостистранеьшточ сче СР972 в ус 1 им то ат СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЕННЫЙ КОМИТЕТ СССР ОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ И И АВТОРСКОМУ СВИД 21) 3817334/2422) 23.11.8446) 07.10.86. Б72) В.М.Воина и53) 621.34 (0856) Авторское с474102, кл, НАвторское свид544125, кл. Н л. У 37В.В.Атама .8)идетельст3 К /04,етельство3 К 13/02(54) ЦИФРОВОЙ ФАЗОВРАЩА (57) Изобретение относи тике и измерительной те назначено для дискретно фазы входного сигнала, тения является новьппен работы фазовращателя за ния фазовой ошибки, Для ройство, содержащее. генпульсон, делитель 2 частоты (двоичный счетчик), блок 3 сравнения коДов младших раэрядон, блок 10 сравнения старших разрядов, преобразователь 4 кодов, блок 5 переноса фазового сдвига, триггер, шину 15 "Кодфазы", введены блок 12 вычитания,шина 16 Код попранки", блок 13 задеркки, коммутатор 14, а триггер выполнен в виде Ю -триггера 11. Блок5 включает н себя смесители 6 и 8,фильтр 7, выделяющий разностную частоту (Е - Й/Н) и фильтр 9, выделя 262712ющий суммарную частоту 1(1 - Е/Б)++ Г/11, = Г. Преобразователь, 4 выполняет функцию хранения кодов. Сущность изобретения эакичается н том,что нерная составляющая ошибки устраняется вычитанием иэ входного кода числа К, К ь 01, Иа вторая составляющая устраняется задержкой импульсов, приходящих на З -входтриггера при входных кодахдопускающих возможность неправильного срабатывания схемы3 ил,входом - с выходом разряда с наибольшим весом из младших разрядов шины 15 "Код фазы", блок 13 задержки по входу соединен с выходом блока 10 сравнения старших разрядов, второй вход блока 12 вычитания соединен с шиной 16 "Код поправки", выход соединен с входом преобразователя 4 кода, первые входы блока 12 вычитания соединены с шиной 15 "Код фазы"Устройство работает следующим образом.Пусть на выходе преобразователя 4фазовый сдвиг задается длямладших разрядов числом, для ь старшихразрядов числом. Тогда на выходе блока 3 сравнения младших разрядов импульсная последовательность будет сдвинута относительно опорной на величину 0 Цифровой фазонращатель содержит задающий генератор 1, делитель 2 частоты (двоичный счетчик), блок 3 сравнения кодов младших разрядов, преобразователь 4 кодов, выполняющий функцию хранения кода, блок 5 пере 20 носа фазового сдвига, включающий в себя первый смеситель 6, первыйфильтр 7, выделяющий раэностную частоту (Г - ОИ), второй смеситель 8, фильтр 9, выделяющий суммарную часто, ту (й - й/11) + Г/И = Е, блок 10 старших разрядов, Р -триггер 11, блок 12 вычитания, блок 13 задержки, коммутатор 14, при этом один иэ входов триггера 11 соединен с выходом блока 5 переноса фазового сдвига, вхо 30 ды которого соединены с выходом генератора 1 импульсов, делителя 2 частоты и блока 3 сраннения кодов млад аих разрядов, а второй вход триггера 11 соединен с выходом коммутатора 14, который входами соединен с выходами блока 13 задержки, а управляющим Т,(2) Изобретение относится к антоматике и измерительной технике и предназначено для дискретного изменения фазы входного сигнала.Целью изобретения является повышение точности работы фазовращателя за счет устранения фазоной ошибки,На фиг.1 приведена структурная схема фазовращателя; на фиг,2 - временные диаграммы, поясняющие работу фазовращателя; на фиг,3 - пример реализации блока задержки. 1гдей - частота повторения импуль-.сов опорного генератора.Выражая фазовый сдвиг на выходе блока 3 сравнения младших разрядов через значение входного кода, полу- чим где Б - коэффициент деления счетчика2, а 0 4с И - 1, 11 = 2На выходе блока 5 фазовый сдвигсигнала частотой - перенесется наМчастоту Е, в результате чего импуль262712 4полученный фазовый сдвигоказывается отличным от задаваемого на ау;(3) 5 Аналогично на выходе блока 10 сравнения старших разрядов получим 1 О С, = 3 Т; (4) 27 9 - 3 н фбудет равно 30 Цена единицы старшего разряда равна 2/Н. Из выражения (7) видно, что 35 данный фазовращатель обеспечивает фазовый сдвиг в пределах 2 юО естес(Н - 1).К(16) 50 Однако фазовращатель при таком подключении О -триггера имеет два основных недостатка. Первый заключается в том, что в результате временных задержек в схеме при нулевом 55 задающем коде разность фаз между опорным и выходным сигналами может быть отличной от нуля. В результате(17) дс сТ,сы на его выходе будут смещенными относительно опорных на выходе задающего генератора 1 на величину Если подавать сигнал с выхода блока 10 сравнения старших разрядов на 3-вход триггера 11, а сигнал с выхода блока 5 переноса фазового сдвига на вход синхронизации, получим сигнал на выходе, сдвинутый относительно опорного на величину Выражая суммарный фазовый сдвигна выходе триггера 11 через значениевходного кода, получим 27 . 2 н 2 нР= 3" + 1(Р+ 1)Н Я Ю(7) При этом обеспечивается дискрет изменения фазы при частоте выходных импульсов Положим для определенности, что 2 иК " с ад с(К + 1) И у",где К 6 0,1 Я - 1.Второй недостаток заключается в том, что, если временное положение фронтов импульсов, приходящих на входы 2 -триггера, совпадают, то схема может давать сбой. Возникшая фазоваяошибка при этом будет равна Число кодов при таких положениях импульсов равно Н, Значение кода, при .котором может возникать ошибка 1 и 211 2 69 = аю + а( = - К + - (14) Н М(Р = К + ЗфБ. (15) При этом первая составляющая ошибки апринимается с точностью до младшего разряда. В выражении (14) она27равна 11-. К. Сущность изобретения заключается в том, что первая составляющая ошибки устраняется вычитанием из входного кода числа К, а вторая составляющая устраняется задержкой импульсов, приходящих на 2 -вход триггера при входных кодах, допускающих воэможность неправильного срабатывания схемы.Из формулы (15) следует, что совпадение фронтов импульсов на входах триггера 11 будет возникать при коде младших разрядов, равном и при любом коде старших разрядов.Если при кодах, значение которых определяется выражением (16), им-, пульсы на выходе блока 1 О сравнения старших разрядоз будут задержаны на величину дС, причем712 1 =И+К,(18) 5 .1 262 то неоднозначность срабатывания триггера 1 исчезает и дополнительная фазовая погрешность возникать не будет.Проще всего получить задержку на ТВозможная принципиальная схема блока 13 задержки на Р -триггерах приведена на фиг.3.На выходах блока 13 сигнал О 1 О задержан относительно Оо на Т , асигнал 11 на Т /2, что соответствует задержке, задаваемой кодами х Я + К и д: - 1 КБ215Если вычитать из входного кодавеличину 20а на Р -вход триггера 11 подавать1сигналы 0 и О, таким образом, что с -при 1 с - + К подается ПИпри х- + К подается Б то неоднозначность устраняется и дополнительной фазовой ошибки не будет,Вычитанием из входного кода кроме величины К величины п компецсируется задержка Б, и ЮнаТ Для управления коммутатором 144можно использовать самый старший раз- З 5ряд кода младших разрядов, посколькуего вес равен Я/2.. Число М находится опытным путемпри отладке фазовращателя,. Формула изобретения Цифровой фазовращатель, содержащий генератор импульсов, подключенный к входу делителя чаетоты, первые входы которого соединены соответственно с первыми входами блока сравнения кодов младших разрядов и с первыми входами блока сравнения кодов старших разрядов, вторые входы которых соединены соответственно с выходами преобразователя кодов, второй выход делителя частоты подключен к первому входу блока переноса фазового сдвига, второй вход которого соединен с выходом генератора импульсов, третий - с выходом блока сравнения кодов младших разрядов, а выход - со счетным входом триггера, шину "Код фазы", о т л и ч а ю щ и йс я тем, что, с целью повышения точности, в него введены блок вычитания, шина "Код поправки", блок задержки, коммутатор, а триггер выполнен в виде 1) -триггера 0 -вход которого соединен с выходом коммутатора, входы которого соединены с выходами блока задержки, входы которого подключены соответственно к выходу генератора импульсов и выходу блока сравнения кодов старших разрядов, при этом управляющий вход коммутатора подключен к разряду с наибольшим весом из младших разрядов шины "Код фазы", которая соединена соответственно с первыми входами блока вычи- . тания, вторые входы которого подключены к шине "Код поправки", а вход блока вычитания соединен с входом преобразователя кодов.1262712 Составитель М.Леонова Техред А.КравчУк орректор Е,Рошк Редактор А.Ша 46/58 Тираж 816 ПГосударственного комитета СССРо делам изобретений и открытийосква, Ж, Раушская наб., д.4/5 одписно Зака НИИПИ 1303 роизводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4