Преобразователь напряжения в код

) 4 Н 03 М 1 00 ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ САНИЕ ИЗОБ К АВТОРСКОМУ СВИ ЕТЕЛЬСТВ 4 Пасынков овцев и Ю.88. 8)й В, Ф. Униительные пр версальные иборы и979, с, 142 ехни П. Автоматическиборы. Киев.: Вища 367-368, рис, 8 АТЕЛЬ НАПРЯЖЕНИЯ измерени школа, 1 (54) ПРЕ КОД О, сРАЗОВ(57) Изобретени тельной технике к измери относитс может б ь испольшности шения п зовано для умен преобразователе преобразуемого него введены ши вый преобразова ты и переключат ционный вход ко л с кванто делителя част ми вх ый вх управляю игнала, дл ратор, циф ель, делит его которого соединен ты, тактс выходожителя,счетчика оаналоголь часто- информаЬР СЛ ль, первыорого объ ен с(56) Бахмутски цифровые измер системь). Киев: рис, 341 Орнатский П я и прБюл. Ф 30кий электротехнически входом опорного напряжения цифроанлогового преобразователя и подключенк выходу источника опорного напряжения, второй информационный вход - квыходу цифроаналогового преобразователя, выход - к входу делителя напряжения а управляющий вход объединен с входом стробирования делителячастоты и подключен к второму выходу блока управления, вход которогосоединен с выходом генератора импульсов, а третий и четвертый выходы -соответственно с входами записи нуляи разрешения приема информации шифратора с памятью, информационные входы которого подключены к выходамсравнивающих устройств, за исключением старшего, а выходы соединенысоответственно с цифровыми входамицифроаналогового преобразователя и частотно-временного умновыход - с счетным входом1 з.п.ф-лы, 3 ил, 1251323Изобретение относится к измерительной технике и может быть исполь. эавана для уменьшения погрешностипреобразователей с квантованием преобразуемого сигнала,Целью изобретения является уменьщение погрешности преобразования.На Фиг, 1 приведена функциональная схема преобразователя напряжения в код; на фиг. 2 - пример выполнения шифратора; на фиг. 3 - та же,блока управления,Преобразователь напряжения в код(Фиг, 1) содержит делитель 1 напря-жения, и сравнивающих устройств 2генератор 3 импульсов, частотно-временной умнажитель 4, делитель 5 частоты, счетчик б, шифратор 7, источник 8 опорного напряжения, ЦАП 9,переключатель О и блок 11 управления, причем шифратор (фиг. 2) содержит собственно шифратор 12, тригге"ра 13 и элементы И 14, а блок 11 управления элементы И 15 и б, счетчики 7 и 18, триггер 19 и формирователи импульсов 20 и 21. Частотно-временной умножитель 4может быть построен, например, в виде управляемого счетчиком страбируемого мультиплексора, информационныевходы которого являются входами умнажителя, адресные соединены с выходами счетчика, а вход страбирования и счетный вход счетчика - с выходом генератора 3 импульсов,Частотна-временной умнажитель 4выполняет операцию логического умножения выходных сигналов сравнивающих устройств 2 и последовательностей импульсов с частотойк,опгде Г, - частота генератора импульсов;и - число уровчей квантованияпреобразователя.Преобразователь работает в дватакта.В первом такте длительностью Тпроизводится сравнение амплитудывходного сигналасо шкалой кванХътовд ,=К,/и,где Е - величина опорного напряжения источника 8,Во втором такте длительностью Т происходит определение результата в соответствии с Формулой преобразования, при этом устанавливается шаг квантованияа 1,(р,+)Ю 22где р - число сработавших в первом1такте сравнивающих устройств 2;1 О- число разрядов ЦАП 9 и делителя 5 частоты, выбираемое в соответствии с числомуровней квантования и изусловия 2"-1=п,В первом такте делитель 1 напряжения подключен к источнику 8 опорного напряжения через переключатель10, управляемый сигналом с второговыхода блока 11 управления. Этот жесигнал поступает на вход стробирования делителя 5 частоты и запрещаетпрохождение импульсов на счетныйвход счетчика 6, поэтому во времяпервого такта на. выходе счетчика б 25сохраняется результат, полученныйв предшествующем втором такте.Во втором такте делитель 1 напряжения через переключатель 10 подключается к выходу ЦАП 9. На управляющиевходы ЦАП 9 и делителя 5 частоты поступает код с выхода шифратора 7, Навход стробирования делителя 5 частоты поступает разрешающий сигнал свторого выхода блока 1 управления. В данном преобразователе используется алгоритм приближенного вычисления среднего значения сигнала ,рв соответствии с формулойл-, дЦ.40Каждый из интервалов времениквантуется на И интервалов длитель 1ностью Т,=п,Т, путем заполнения не 45совпадающими па времени для различных интервалов 1, импульсами с часотатой Г, = , которые затем объедииняются в одноканальную последовательность (числа - импульсный код) иподсчитываются счетчиком за время измерения Т:Г, ТосР ч, дгде дУ - шаг квантования 55длительность интервала вре 1мени, когда сигнал (1)превышает уровень квантования , =. д 3,й, (р+1) М,или ИсРи " Е "п д 12Из приведенных формул видно, что результат накапливается в счетчике бездополнительных вычислений, а коэффициент преобразования/(и 6 У ) является конструктивным параметром.Блок 11 управления формирует сигналы управления работой преобразователя и может быть реализован, например, по схеме, приведенной на фиг. 3,состоящей из двух элементов И 15 и16, первого 17 и второго 18 счетчиков, триггера 19 и двух формирователей 20 и 21 импульсовПрямой и 25инверсный выходы триггера 19 являются. соответственно вторым и четвертым выходами блока 11 управления,Первому такту преобразования, длительность которого должна быть неменее периода Т, входного сигнала,соответствует состояние Я=О триггера 19, второму - 0=1.Длительности первого Т и второго Ттактов преобразования определяются емкостью счетчиков 18 и 1735соответственно. На выходе формирователя 20, который служит первым выходом блока 11 управления, по окончации первого такта формируется им 40пульс установки в нулевое состояниесчетчика 5, Выход формирователя 21является третьим выходом блока 11управления, который обеспечивает запись "0" в память шифратора 7 по45окончании второго такта преобразования. ЗО Шифратор 7 обеспечивает запоминание числа р, сработавших в первом такте преобразования сравнивающих 50 устройств 2 и формирование двоичного кода числа (р +), который сохраняется на выходе в течение второго такта. Он содержит триггеры 13 (элементы памяти), шифратор 12 и элемен ты И 14, первые входы которых являются информационными входами блока, вторые - входом разрешения приема 3 125Подставляя в формулы значения шага 611 квантования, время Т измерения, с учетом зависимости частотына выходе делителя 5 частоты от 2управляющего кода и частоты Г, на его с тактовом входе получаемГ (р +1) ТЯ, . в,3 1. =11в- хи РсР (и +1)2;с 1 дн, г.12 1323 4информации, а выходы соединены с установочными входами триггеров 13, Входы установки триггеров 13 в нулевое состояние объединены и служат входом записи 0, Выходы триггеров 13 соединены с входами шифратора 12 начиная с 2-го до п-го, а на 1-й вход постоянно подан сигнал "Лог. 1",формула и э о б р е т е н и я1. Преобразователь напряжения в код, содержащий источник опорного напряжения, делитель напряжения, первый вход которого соединен с общей шиной, а выходы - с первыми входами соответствующих сравнивающих устройств, вторые входы которых объединены и подключены к шине преобразуемого сигнала, а выхоцы соединены с соответствующими информационными входами частотно-временного умножителя, тактовый вход которого соединен с выходом генератора импульсов, сч=тчик, вход установки в нулевое состояние которого подключен к первому выходу блока управления, а выходы являются выходными шинами, о т л и ч а ю щ и й с я тем, что, с целью уменьшения погрешности преобразования, в него введены шифратор, цифро-аналоговый преобразователь, делитель частоты и переключатель, первый информационный вход которого объединен с входом опорного напряжения цифроаналогового преобразователя и подключен к выходу источника опорного напряжения, второй информационный вход - к выходу цифроаналогового преобразователя, выход - к второму входу делителя напряжения, а управляющий вход объединен с входом стробирования делителя частоты и подключен к второму выходу блока управления, вход которого соединен с выходом генератора импульсов, а третий и четвертый выходы - соответственно с входами записи нуля и разрешения приема информации шифратора, информационные входы которого подключены к выходам сравнивающих устройств, за исключением последнего, а выходы соединены соответственно с цифровыми входами цифроаналогового преобразователя и управляющими входами делителя частоты, тактовый вход которого соединен с выходом частотно-временного умножителя, а выход - с счетным входом счетчика, 5 1251323 Ь2. Преобразователь по и, 1, о т - первого формирователя импульсов объел и ч а ю щ и Й с я тем, что в нем динен с первым входом второго элеменблок управления выполнен на двух та И, с вторым входом второго формиэлементах И, двух счетчиках, тригге- рователя импульсов подключен к инре и двух формирователях импульсов, 5 верспому выходу триггера и являетсявыходы которых являются соответствен- четвертым выходом блока управления,но первым и третьим выходами блока вторые входы первого и второго элеуправления, первый вход первого фор- .гентов И объединены и являются вхомирователя импульсов объединен с пер- дам блока управления а их вьходывым входом первого элемента И, с 1 О соединены соответственно с счетнымипервым входом второго формирователя входами первого и второго счетчиков,импульсов, подключен к прямому вц- выходы которых Подключены соответходу триггера и является вторым выхо- ственно к первому и второму входамдом блока управления, второй вход триггера,125 1 323 оставител ехред Л.С 16ета СССРытийнаб д, 4/5 одписно аказ 442 б/58 Проектная,г оизводственно-полиграфическое предприятие Редактор НСлободяник Тираж ВНИИПИ Государственного коми по делам изобретений и отк 3035, Москва, Ж, Раушская