Запоминающее устройство с самоконтролем

ТЕЛ ЬСТ кибернеСогщегпдоце ССР1982. С САМОГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ С(71) Ордена Ленина институттики им. В.М.Глушкова(57) Изобретенительной техникеке запоминающихбыть использова е относится к вычислив частности к техниустройств, и может но для контроля блоков 801243039 аналоговой памяти. Цель изобретенияповышение быстродействия устройства.Запоминающее устройство содержит генератор импульсов, контролируемый блоканалоговой памяти, ключ, блок управления, счетчик, компараторы, цифроаналоговый преобразователь, источникопорных напряжений. Блок управлениясостоит из триггеров, элементов НЕ,элементов И, элементов задержки и элементов ИЛИ. Повышение быстродействиядостигается за счет того, что уровень входного аналогового сигнала задается сразу в цифровом коде и не требуется осуществлять его дополнительные измерения, а каждый из параметровблока аналоговой памяти определяется а один такт работы измерителя. з.п.ф-лы, 2 ил.40 45 1 124Изобретение атноситсг к вычислительной технике, в частности к технике запоминающих устройств, и можетбыть использовано для контроля блокованалоговой памяти.Целью изобретения является повышение быстродействия устройства.На фиг. 1 изображена Функциональная схема предлагаемого устройства;на фиг. 2 - Функциональная схема блока управления.Предлагаемое устройство (фиг. 1)содержит генератор 1 импульсов, конт -ролируемый блок 2 аналоговой памяти,ключ 3, блок 4 управления, счетчик 5,кампараторы 6 и 7, цифроаналоговыйпреобразователь 8, источник 9 опорныхнапряжений, информационный вход 10устройства, шину 11 нулевого потенциала, управляющие входы 12-14 устройства и выход 15 устройства,Блэк 4 управления (фиг. 2) содержит триггеры 16-19, элементы НЕ 20-22элементы И 23-27, элементы 28 и 29задержки и элементы ИЛИ 30 и 31.Предлагаемое устройство работаетследующим образом.В исходном состоянии на входе 10установлен цифровой код эквивалентаналогового сигнала Пр, ключ 3 замкнут и на вход блока 2 воздействуетаналоговый сигнал Па, на выходе которого присутствует нулевой сигнал. Навторой вход компаратара 6 воздейст"вует аналоговый сигнал (Па+П)с первого выхода источника 9, на ега.втором входе - нулевой сигнал с выхода блока 2, а на его выходе установлен единичный сигнал. На первом входе компаратора 7 воздействует нулевой сигнал с выхода блока 2, на еговтором входе - аналоговый сигнал(Пр -0) с второго выхода источника 9,а на его выходе установлен нулевойсигнал. На управляющих входах 12 и 14установлены нулевые сигналы, на входе 13 воздействует единичный сигнал"Режим", .Счетчик 5 установлен в нуль.На выходе элемента И 26 присутствуетнулевой сигнал и импульсы генератора 1 в счетчик 5 не поступают. Измерение времени запоминания начинаетсяс установлением единичного сигнала"Измерение" на входе 14. По этомусигналу триггеры 16-19 изменяют своесостояние, по их выходным сигналамключ 3 размыкается, блок 2 переходитв режим запоминания и на его выходеначинает возрастать аналоговый сиг 3039 2нал. Одновременно с этим изменяет свое состояние триггер 17 и единичный сигнал с его выхода через элемент 28 задержки воздействует на один из входов элемента И 26 и импульсы генератора 1 поступают в счетчик 5. При возрастании аналогового сигнала на выходе блока 2 дс заданного уровня (00 -д 0) компаратор 7 срабатывает и на его выходе устанавливается единичный сигнал, а на одном из входов элемента И 26 устанавливается нулевой сигнал, прекращающий поступление импульсов генератора 1 в счетчик 5. На этом заканчивается процесс измерения времени запоминания блока 2 с погрешностью запоминания +дП на заданном уровне вхоцного сигнала По, Выдача результата измерения осуществляется с выхода счетчика 5 по истечении времени, установленного элементом 29. После этого единичным сигналом чустановка в нуль" на входе 12 устройство устанавливается в исходное состояние и процесс измерения может быть продолжен на любом из уровней входного сигнала Па, определяемого разрешающей способностью цифроаналогового преобразователя 8.Время запоминания Сьн блока 2 определяется как=МТп где М - количество импульсов, подсчитанное счет чиком 5 за время от установлениясигнала "Измерение" да момента срабатывания компаратара 7, а Т - длитель - 35ность импульсов генератора 1.Погрешность измерения времени запоминания г.ьп включает. в себя составляющие, обусловленные как несогласованнастью между началом процессазапоминания в блоке 2 и моментом начала отсчета импульсов генератора 1счетчиком 5 из-за разной скоростираспространения сигнала нИзмерение"в соответствующих цепях, так и времени срабатывания компаратора 7, а также времени задержки распространенияуправляющего сигнала собственнов электрических цепях блока 2, Погрешность, вызванная первыми двумясоставляющими, является систематической, присущей конкретному измерителю. Она может быть исключена введением элемента 28 задержки с соответствующим временем задержки сигнала"Измерение" в цепи счетчика 5. Времязадержки распространения управляющего сигнала в электрических цепях блока 2зависит от его структуры и можетхода на режим запоминания, когда еговыходной сигнал превышает нулевойуровень на заданную погрешность Б.Процесс измерения осуществляется аналогично описанному, а уровень сигнала Бр устанавливается таким, чтобы значение порога срабатывания компаратора 7 дП соответствовало уровню смещения нуля блока 2.Одновременно с измерением временных параметров осуществляется также контроль коэффициента передачи бло -10 15 ка 2. Это достигается путем блокировки вьдачи результата в счетчике 5 по сигналам компараторов 6 и 7. Вьща ча результата измерения осуществляется только в том случае, если выходной сигнал блока 2 находится в заданной зоне +дБ и на выходах компараторов 6 и 7 установлены единичные сигналы. Если коэффициент передачи меньше требуемого, то на выходе компаратора 7 воздействует нулевой сигнал,который блокирует выходы счетчика 5. Если коэффициент передачи больше требуемого, то нулевой сигнал установлен на выходе компаратора 6, который также блокирует выходы счетчика 5. Сигнал разрешения на вьдачу результата поступает на счетчик 5 после срабащ35 тывания компаратора 7 с задержкой, установленной временем элемента 29, достаточной для срабатывания компаратора 6 в случае, если при измерении временных параметров блока аналоговой памяти его коэффициент передачи40 превышает требуемое значение.Исходное состояние устройства при измерении времени хранения остается таким же, как при измерении времени запоминания с тем лишь отличием, что45 на шине 13 воздействует нулевой сигнал "Режим".Измерение времени хранения начинается с установлением единичного сигнала "Измерение" на входе 14. По этому сигналу триггеры 18 и 19 изменяют свое состояние, по их выходным сигналам ключ 3 размыкается, а блок 2 переходит в режим запоминания - на его выходе начинает возрастать аналого 55 вый сигнал, Одновременно с этим изменяет свое состояние триггер 17 - единичный сигнал с его выхода через эле 3 12430 быть измерено с помощью предлагаемого устройства как временной интервал от момента установления сигнала "Измерение" на управляющих входах блока аналоговой памяти до момента его вы 5 39 4мент 28 воздействует на один из входов элемента И 26 и импульсы генератора 1 в счетчик 5 не поступают, так как на другом входе элемента 26 воздействует нулевой сигнал с выходакомпаратора 7. При возрастании аналогового сигнала на выходе блока 2до заданного уровня (П-дП) компаратор 7 срабатывает и на его выходе устанавливается единичный сигнал, который Изменяет состояние триггера 19, и блок 2 переходит в режим хранения. Единичный сигнал устанавли-. вается также на одном из входов элемента 26 и импульсы генератора 1 поступают в счетчик 5. Счет импульсов продолжается до тех пор, пока из-за токов утечки аналоговый сигнал на выходе блока 2 не станет меньше заданного уровня (По-аП), и компаратор 7опять срабатывает, на его выходе устанавливается нулевой сигнал, прекращающий поступление импульсов генератора 1 в счетчик 5. На этом заканчивается процесс измерения времени хранения блока 2 с погрешностью хранения +дП на заданном уровне входного сигнала Бо, После вьдачи результата единичным сигналом "Установка в нуль" на входе 12 устройство устанавливается в исходное состояние и процесс измерения может быть продолжен на любом из уровней входного сигнала Бо.Время хранения хр определяется как=И Ти, где И - количество импульсов, подсчитанное счетчиком 5 за время от первого до второго срабатывания компаратора 7, т. е, за время нахождения выходного сигнала блока 2 в заданной зоне +д 11. Поскольку в процессе измерения времени хранения компаратор 7 срабатывает дважды, то вносимая им погрешность автоматически исключается и не влияет на точность измерений.Таким образом, предлагаемое устройство позволяет определить время запоминания и время хранения аналогового сигнала с заданной точностью +60, измерить время задержки распространения управляющих сигналов в электрических цепях аналогового запоминающего устройства и осуществить контроль его коэффициента передачи. Поскольку уровень входного аналогового сигнала в предлагаемом устройстве задается сразу в цифровомкоде и не требуется осуществлятьего дополнительные измерения, а опре039 Ь 3 1243 деление каждого из параметров блока аналоговой памяти производится за один такт работы измерителя, то по сравнению с известным устройством изобретение отличается быстродейст 5 вием. Формула изобретения 1. Запоминающее устройство с самоконтролем, содержащее блок аналоговой 1 О памяти, первый выход которого соединен с первым входом ключа, второй вход ключа соединен с первым выходом блока управления, выход ключа соединен с шиной нулевого потенциала, пер вый компаратор, генератор импульсов, счетчик, выход которого является выходом устройства, первый, второй и третий входы блока управления являются первым, вторым и третьим входами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены второй компаратор и источник опорных напряжений, вход которого 25 является информационным входом устройства, второй выход блока аналоговой памяти соединен с первыми входами компараторов, вторые входы которых соединены соответственно с первым и вторым выходами источника опорных напряжений, выходы компараторов соединены соответственно с четвертым и пятым входами блока управления, шестой вход которого соединен с выходом35 генератора импульсов, первый вход блока аналоговой памяти соединен с третьим выходом источника опорныхФ напряжений, второй выход блока управления соединен с вторым входом блока 4 О аналоговой памяти, третий и четвертый выходы блока управления соединены соответственно с первым и вторым входами счетчика, третий вход которого соединен с первым входом блока управления.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок управления содержит элементы И, элементы задержки, элементы ИЛИ, тригге 50 ры и элементы НЕ, входы первого и второго которых являются вторым и четвертым входами блока управления,выходы первого и второго элементов НЕсоединены соответственно с первымивходами первого и второго элементов И,второй вход первого элемента И соединен с входом, второго элемента НЕ,второй вход второго элемента И и первый вход третьего элемента И соединены.соответственно с выходами первоготриггера, первый вход которого является первым входом блока управленияи соединен с первым входом первогоэлемента ИЛИ, первым входом второготриггера и первым входом третьеготриггера, второй вход первого триггера соединен с входом первого элемента НЕ, второй вход второго триггера является третьим входом блокауправления и соединен с первым входомчетвертого триггера и вторым входомтретьего триггера, второй вход третьего элемента И соединен с входом второго элемента НЕ, выход первого элемента И. соединен с вторым входом первого элемента ИЛИ, выходы второгои третьего элементов И соединеныс входами второго элемента ИЛИ, выходвторого триггера соединен с входомпервого элемента задержки, выход которого соединен с первым входом четвертого элемента И, второй вход четвертого элемента И является шестымвходом блока управления, выход второго элемента ИЛИ соединен с входомтретьего элемента НЕ и третьим входом четвертого элемента И, выход которого является третьим выходом блокауправления, выход третьего элемента НЕ соединен с первым входом пято -го элемента И, второй вход которогоявляется пятым входом блока управления, выход пятого элемента И соединен с входом второго элемента задержки, выход которого является четвертым выходом блока управления, выход первого элемента ИЛИ соединен с вторым входом четвертого триггера, выходы четвертого триггера и первый выход третьего триггера являются вторым выходом блока управления, второй выход третьего триггера является первым выхопом блока управления.