Устройство для циклового программного управления

(57) Изобретение вычислительной те к программному уп ческим оборудова использовано для бласти носит ики, в частност влению технолог ем и может быть ащения режу мным управлением и других промышлных механизмов-автоматов. Устройс осодержит блок управления, блок постоянной памяти, формирователь адресных переходов, распределитель импульсов, блок оперативной памяти,блок выдержек времени, блок записи,Введение формирователя адресных переходов, блока оперативной памяти иблока записи позволяет упростить устройство за счет исключения необходимости в использовании дополнительныхлогических блоков для решения логических задач управления, а так жеуменьшить объем блока постоянной памяти, З.з.п.ф-лы, 1 ил. тв г 54) УСТРОЙСТВО ДЛЯ АММНОГО УПРАВЛЕНИ,КЛОВОГО ПРОГСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ А ВТОРСНОМУ СВИДЕ(71) Всесоюзный ордена ТрудовогоКрасного Знамени научно-исследовательский, проектно-конструкторскиии технологический институт релестрния(56) Авторское свидетельство СССРНф 840808, кл, С 05 В 19/18, 1978.Устройство Яшаг.хс 5 21 фирмыБдешепз проспект фирмы Яешепз,Микроэлектронные устройства прраммного и логического управленияПод. ред. Ю.В,Абугова. М.: Машиностроение, 1979,станков с цикловым програм 1 1231488 2Изобретение относится к вычислительной технике, в частности к программному управлению технологическимоборудованием, и может быть использовано для оснащения металлорежущих 5станков с цикловым программным управлением (ЦПУ) и других промьппленных механизмов-автоматов.Цель изобретения - упрощение устройства за счет исключения необходимости в использовании дополнительныхлогических блоков для решения логических задач управления и уменьшен: яобъема блока постоянной памяти,На чертеже представлена блок-схема устройства.Устройство содержит блок 1 управ.пения, формирователь 2 адресных переходов, распределитель 3 импульсов,блок 4 постоянной памяти (ПЗУ) блок205 оперативной памяти (ОЗУ) блок 6выдержек времени, блок 7 записи,вход 8 устройства.Блок 1 управления содержит муль 25типлексор 9 и элемент ИЛИ 10Формирователь 2 адресных переходов содержит элемент 11 сравнения,первый элемент 12 задержки, первыйканал (последовательного перехода),состоящий из элемента И 13, 0-тригЗОгера 14, генератора 15 прямоугольных импульсов, счетчика 16 импульсов,дешифратора 17, второй элемент 18задержки и второй канал (адресногоперехода), состоящий из элемента 35И 19, Р-триггера 20, генератора 21прямоугольных импульсов, счетчик 22импульсов, дешифратор 23,Блок записи содержит буферный регистр 24, группу ключей 25. 40В блок 4 (ПЗУ), представлякщейсобой программируемую матрицу, записывается программа управления механизмом, представляющая собой последовательность управляющих слов (кадров) определенной разрядности (количества команд). Ввод этой программы,а он может быть последовательный(кадр за кадром) или адресный, осуществляется с помощью распределителя 503 импульсов, который представляетсобой суммирующий счетчик с дешифрацией состояния в последовательномкоде, работающий как в синхронномрежиме, так и асинхронном, Синхронный 55режим соответствует последовательному вводу кадров программы, а асинхронный - адресному, Управление распределителем 3 импульсов осуществляется формирователем адресных переходов 2 н функции датчиков положения, органов управления и времени, выбор и передача сигнала от которых осуществляется с помощью блока управления 1, который представляет собой мультиплексор и-го числа входов на один выход. Выдержки времени формируются блоком временных выдержек 6.Бпок выдержек времени 6 представляет собой счетно-импульсное реле времени, содержащее генератор калибровочной частоты с делителем, счетчик импульсов и схему сравнения состояния счетчика с заданием. Величи-на выдержки времени блока 6 определяется заданием необходимого числа импульсов.Блок 5 оперативной памяти (ОЗУ) предста.вляет собой элемент оперативной памяти на и-ое число ячеек памяти, состояние которых изменяется управляющими командами, поступающими с вь 1 хода ПЗУ 4 в момент поступления синхроимпульса, Номер требуемого входа устройства, величина выдержки времени и ее признак, адрес перехода, признаки условного перехода и окончания отработки кадров программы программируются в ПЗУ 4. Кроме этого, в ПЗУ 4 программируются как непосредственные выходы устройства, так и с ОЗУ 5. Блок записи 7, представляющий собой буферный регистр адреса перехода с ключами на выходе, используется для управления посредством формирователя адресных переходов 2 распределителем 3 импульсов в режиме адресных переходов.Устройство работает следующимобразом.Сигналы инициируемые датчиками положения и органами управления механизма, а также с выхода блока ОЗУ 5 поступают соответственно на первыи и второй входы блока управления 1, являющиеся информационными входами мультиплексора 9, Требуемая входная информация в каждом кадре программы выбирается адресом входа, поступающим с первого выхода ПЗУ 4 на первый кома.ндный вход блска управления 1, являющийся адресным входом мультиплексора. 9. С выхода мультиплексора 9 входная информация поступает на первый вход элемента ИЛИ. На второй вход элемента ИЛИ 10, являющийсявторым командным входом блока управления 1 .при отработке кадров программы в функции времени поступает сигнал с выхода блока выдержек 6. Величина выдержки времени и ее признак 5 программируются в ПЗУ 4 (соответственно второй и пятый выходы). С выхода элемента ИЛИ 10, он же выход блока управления 1, информация о состояний выбранного входа устройства или об отработке выдержки времени поступает на первый вход формирователя адресных переходов, являющийся первым входом элемента сравнения 11. На второй вход элемента сравнения 15 11 формирователя 2 с четвертого выхода ПЗУ 4 поступает команда признака состояния выбранного входа устройства, соответствующего отработке кадра программы по "Да" и "Нет", На 20третий вход формирователя 2 являющийся входом элемента задержки 18, поступает с третьего выхода ПЗУ 4 команда признака условного адресного перехода. 25В каждом кадре программы после его ввода контролируется с помощью элемента сравнения 17 состояние выхода блока управления 1 на соответствие признаку отработки кадра по 30 3"да" и "Нет" для введенного кадра. Если соответствие имеется, то сигнал "Кадр отработан" поступает через элемент задержки 12 на вход канала последовательных переходов (элементы З 5 13-17), он же первый вход элемента И 13. Второй вход элемента И 13 соединен с выходом 0-триггера 20 канала адресных переходов (элементы 19- 23), а выход - подключен к 3-входу 40 0-триггера 14. Если триггер 20 находится в исходном состоянии, то появление сигнала "Кадр отработан" на выходе элемента задержки 12 приводит к переключению триггера 14, а значит 45 изменению состояния его выхода, что, в свою очередь, приводит к следующему: по второму входу элемента И 19 вводится блокировка на канал адресных переходов, и запускается генератор50 прямоугольных импульсов 15. С генератора 15 импульсов поступают на счетный вход счетчика 16, состояние выходов которого дешифруется в последовательный код дешифратором 17. Первым входом дешифратора, соответствующим состоянию счетчика 16 "1", формируется импульс (первый выход формирователя адресных переходов), поступающий на первый вход распределителя 3, что приводит к вводу последующего кадра программы (пропуск), Вторым выходом дешифратора, соответствующим состоянию счетчика "2", соединенным с третьим выходом дешифратора 23 канала адресных переходов и являющимся четвертым выходом блока реализации условных адресных переходов, фирмируется синхроимпульс, поступающий на второй вход ОЗУ 5.Третьим выходом дешифратора, соответствующим состоянию счетчика "8", формируется импульс на обнуление по и-входу триггера 14 и счетчика 16Изменение состояния триггера 14 возврат в исходное состояние, приводит к прекращению генерации импульсов генератором 15 и снятию блокировки с канала адресных переходов. Если сигнал "Кадр отработки" с выхода элемента сравнения 11 продолжает присутствовать и во вновь введенном кадре, то описанный процесс работы первого канала (последовательных переходов) повторяется до тех пор,пока сигнал с выхода -элемента сравнения 11 к завершению очередного цикла не исчезнет.Последовательный переход обладает приоритетом по отношению к адресному переходу, Поэтому последовательный переход при наличии сигнала "Кадр отработан" с выхода элемента сравнения 1 происходит.и при наличии вкадре программы команды условногоперехода.Достигается это тем, что задержка элемента 18 на порядок больше задержки элемента 12, а после запуска одного из каналов другой блокируется по входу.Если при вводе кадра программы соответствие сигнала с выхода блока управления 1 признаку отработки кадра по "Да" и "Нет" не выполняется, т.е. на выходе элемента сравнения 11 сигнал "Кадр отработан 1 отсутствует, то имеются следуюшие варианты:1. Отсутствует во введенном кадре команда условного перехода - ввод последующего кадра происходит только после его отработки, т.е, по появлению сигнала "Кадр отработан" с выхода элемента сравнения 11, 123 14882. Есть команда условного адресного перехода, При этом происходитследующее,Команда условного адресного перехода проходит через элемент задержки18 на вход второго канала (адресныхпереходов) - первый вход элементаИ 19, Работа каналов последовательныхи адресных переходов идентична, Пер Овым выходом дешифратора 23 (он жетретий выход формирователя адресныхпереходов 2), соответствующим состоянию счетчика 22 "1", формируется импульс, поступающий на второй управляющий вход блока записи 7, По этомусигналу происходит запись в буферныйрегистор 24 адреса перехода, поступающего со второго выхода ПЗУ 4 наинформационный вход блока записи 7. 20Вторым выходом дешифратора (он жевторой выход блока условных переходов 2), соответствующим состояниюсчетчику ",2", формируется импульс,поступающий на первый управляющий 25вход блока записи 7, По этому сигналу происходит перезапись адреса перехода с выхода буферного регистра24 в счетчик распределителя 3 по егоинформационному входу, Происходит 30переход по адресу, задаваемому вэтом кадре программы. Третьим выходом дешифратора (он же первый выходблока условных переходов 2), соот 1ветствующим состоянию счетчика 3формируется синхроимпульс, поступающий на второй вход ОЗУ 5. Четвертымвыходом дешифратора, соответствующим состоянию счетчика "8", формируется импульс обнуления по Р-входу 40триггера 20 и счетчика 22, Происходитвозврат всех элементов канала в исходное состояние.После ввода каждого кадра программы все элементы устройства возвращаются в исходное состояние.В любом кадре программы можно программировать выходы устройства, как непосредственно в ПЗУ 4, так и с ОЗУ 5. Выходы устройства через 50 внешние усилители мощности используются для непосредственного управления исполнительными механизмами,Формула изобретения 551. Устройство для циклового программного управления, содержащее блок управления, распределитель импульсов,блок постоянной памяти, подключенныйпервым выходом к первому командномувходу блока управления, а вторым выходом - к первому входу блока выдержек времени, связанйого выходом свторым командным входом блока управления, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства,оно содержит блок оперативной памяти, блок записи и формирователь адресных переходов, подключенный первымвходом к выходу блока управления,вторым и третьим входами соответственно - к четвертому и третьему выходам блока постоянной памяти, первым выходом - к синхронизирующемувходу блока оперативной памяти, вторым и третьим выходами соответственно - к первому и второму управляющимвходам блока записи, а четвертым выходом - к управляющему входу распределителя импульсов, связанного информационным входом с выходом блоказаписи, а выходом - с входом блокапостоянной памяти, подключенного пятым выходом к второму входу блокавыдержек времени, а шестым выходом -к ийформационному входу блока оперативной памяти, соединенного выходомс первым информационным входом блокауправления, второй информационныйвход которого является входом устройства, причем информационный входблока записи подключен к второму вы-ходу блока постоянной памяти,2, Устройство по и. 1, о т л и -ч а ю ще е с я тем, что блок управления содержит элемент ИЛИ и мультиплексор, подключенный информационными входами к первому и второму информационным входам блока управления,адресным входом - к первому командному входу блока управления, а выходом - к первому входу элемента ИЛИ,связанного вторым входом и выходомсоответственно с вторым команднымвходом и выходом блока управления.3. Устройство по и, 1, о т л и -ч а ю щ е е с я тем, что формирователь адресных переходов содержит элемент сравнения, первый и второй элементы задержки, первый и второй каналы, каждый из которых содержит последовательно соединенные элементы И, В-триггер, генератор прямоугольных импульсов, счетчик импуль1 31488 ответствующего канала. оставитель Н,Горбуноваехред Л Олейник Корректор И,Мус едактор И,Сеглян Тираж 836 ВНИИПИ Государственного коми по делам изобретений и отк 113035, Москва, Ж, Раушская нПодписноета СССРытийб д, 45 аз 25625 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,сов и дешифратор, причем первый ивторой входы блока сравнения являютсясоответственно первым и вторым входами блока условных переходов, а выход через первый элемент задержки 5подключен к первому входузэлементаИ первого канала, связанного вторымвходом с выходом 0-триггера и входомгенератора прямоугольных импульсовканала адресных переходов, вход второго элемента задержки являетсятретьим входом формирователя адресных переходов, а выход связан с пер -вым входом элемента И второго канала, подключенного вторым входом к 15выходу 0-триггера первого канала,первые выходы дешифраторов первогои второго каналов являются соответственно четвертым и третьим выходамиформирователя адресных переходов, а 20второй и третий выходы дешифраторавторого канала являются соответстВенно вторым и первым выходами фор - мирователя адресных переходов, прп - чем второй выход дсшифратора первого канала соединен с третьим выходом дешифратора второго канала, атретий и четвертый выходы дешифраторов первого и второго каналов соответственно - с входами обнуленияР-триггера и счетчика импульсов соч. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок записи содержит группу ключей и буферный регистр, информационный и управляющий входы которого являются соответственно информационным и вторым управляющим входами блока записи,а выход поДключен к информационномувходу группы ключей, соединенной управляющим входом с первым управляющим входом блока записи,