Устройство для индикации

(504 60903 10 ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1/7А, А. Александров, Л. Фролов, Г. А. Шля- вьев тельство СССРб 3/04, 1978.4060801, кл. 340 -ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОИСТВО ДЛЯ ИНДИКАЦИИ (57) Изобретение относится к отображению информации и может быть использовано при создании шкальных устройств для индикации с матричной адресацией индикаторных элементов. Целью изобретения является повышение качества изображения за счет увеличения его контрастности. Поставленная цель достигается введением в устройство логического блока, трех триггеров и формирователя импульсов. Введение указанных блоков позволяет разделить во времени моменты переключения общих и информационных электродов индикаторов, что способствует повышению контрастности. 1 з.п. ф-лы, 3 ил.Изобретение относится к изображению информации и может быть использовано при создании шкальных устройств для индик- ции с матричной адресацией индикаторных элементов.Цель изобретения - повышение качества изображения за счет повышения его контрастности.На фиг. 1 приведена структурная схема устройства; на фиг. 2 структурная схема логического блока; на фиг. 3 - диаграм О мы работы устройства.Устройство содержит иггдикаторы 1, информационные электродьг 2, уггравггякгггие электроды 3, первый вывод 4 источника питания, источник 5 питания, ключи бг 6 первой группы, разряды первого регистра 7 г 7, разрядь; второго регистр 8, 8, четвертый выход 9 блок синхронизаггигг, блок 1 О сиггхроггдзггии, первый триггер 1.второй элемент И 12, второй триггер 13, третий триггер 14, генератор 15 тактовых импульсов, первый элемент И 6, формирователь 17 импульсов, логический блок 18, второй вывод 19 источника питания, ключи 20 г - 20 второй группы, разряды третьего регистра 21 -21, разряды четвертого регистра 22 в , третий элемент И 23, второй 24 25 и третий 25 выходы блока синхронизации, первый 26 и второй 27 элементы ИЛ И, пятый выход 28 блок синхргшизггии, выход 29 датчика 30 информации, элемеггтгг НЕ. 31 33, эггеггеггтгя И - НЕ 3438, четвертый 39 и ггятый 40 триггеры.30Устройство работает следующим образом Перед началом работы устройства блок 10 синхронизации вырабатывает на вггходс 24 единичный импульс сброса (фиг. 3), усзггнавливающий в пулевое состояние разряды регистров 21, 2 ь,21, 22 ь 22 ь,22 Блок 1 О синхронизации вырабатывает и выходе 25 импульс, устагавливаюпгий в единичное положение триггер 22 и импульс на выходе 9, который устанавливает в единичное состояние триггер 11, а разряды 1 п блоков 8,8 ь,813 и 14 сбрасывает в ноль. В этом состоянии устройство готово для приема отображаемой информации.При поступлении на выход 29 информ- ционных импульсов (фиг. 3) начинается запись информации в разряды регистров 8 ь 45 88, первого регистра, после гп-го тактового импульса регистр оказывается заполненным, и единичное состояние, записангнге первоначально в разряд регистра 8 ь переписывается в триггер 13. В результате появления на выходе триггера 13 единичного логического уровня происходит сброс триггера 11 и прохождение тактовых импульсов на разряды регистров 8 ь 8 ь 8 через элемент И 16 прекращается, записанная в разряды регистров 8 г, 8,8 информация фиксируется. Следук)гггим (гп+1) -м тактовым импульсом переключается триггер 14, и на его выходе появляется единицный логический уровень, по которому отобржаемая информация из разрядов регистров 8 ь 88 переггисывается в разряды регистров 7 ь 77 и через ключи бг, бб, подается на информационные электроды в виде соответствующих напряжений и токов. Одновременно на гп+1 также единичное состояние из триггера переписывается в разряд регистра 22 г, благодаря наличию единичного уровня на входе элемента И 23, соединенного с выходом через элемент ИЛИ 27 триггера 13. Переключение регистра 22 г приводит к включению регистра 21 г, и управляющий электрод 3 через ключ 20 оказывается соединенным с выходом 19 источника 5 питания.К ггггформаггионггьггг электродам 21, 2 2 прикладывается гнхнос напряжение источника 5 питания, и они переводятся во включенгнте состояние. Дгглее на выходе 9 блока 1 О синхргвизагии спогг вырабатывает сигнал, гго кггторому триггер 11 и разряд 8 устанавлииаготся и единичное. состояние, а разряды рсч истров 8, 8 з8, 13 и 14 сбрасываются, после чего повторяется процесс записи информации в разряды регистров 8 г, 8 г8. и перенесения его в регистры 7 ь 77,. Одновременно со сбросом регистров 7 г, 7 ъ, 7 происходит сброс разряда регистра 21 г и далее переключение разрядов регистров 22 и 21 и т.д.В результате описанного процесса число включенных на индикаторе 1 индикаторных элементов оказывается равным числу информационных импульсов, поступивших на вход.Управление яркости индикаторных элементов осуществляется подачей импульсов сброса и разряды регистров 7 ь 7 7 с выхода 28 блока 1 О синхронизации - в промежутке между тактовыми импульсами. Кажупгаяся яркость индикатора 1 определяется выражением:Тпгдевремя включенного состояния индикаторных элементов;гп число общих электродов индикатора; Т время заполнения разрядов регистров 8 ь 8 г8,;Вгг яркость индикаторных элементов.Введение в устройство логического блока и триперов позволяет разделить во времени моменты переключения общих и информационных электродов индикаторов, что способствует повышению контрастности.Формула изобретенияУстройство для индикации, содержащее первый регистр, выходы разрядов которого соединены с установочными входами разрядов второго регистра, выходы которогосоединены с первыми входами ключей первой группы, выходы которых соединены с соответствующими информационными электродами индикаторов, управляющие электроды которых соединены с выходами ключей второй группы, первые входы которых соединены с выходами разрядов третьего регистра, вторые входы ключей групп соединены с источником питания, входы установки разрядов третьего регистра соединены с выходами разрядов четвертого регистра, блок синхронизации, датчик информации, вход которого соединен с первым выходом блока синхронизации, а выход - с управляющим входом первого разряда первого регистра, элементы И, ИЛИ, отличающееся тем, что, с целью повышения качества изображения за счет повышения его контрастности, в устройство введены три триггера, формирователь импульсов и логический блок, выходы которого соединены с установочным входом и входом сброса первого разряда первого регистра, тактовые входы разрядов которого соединены с выходом первого элемента и выход последнего разряда первого регистра соединен с первым входом второго элемента И, второй вход которого и первый вход первого элемента И соединены с выходом первого триггера, выход второго элемента И соединен с управляющим входом второго триггера, тактовый вход которого соединен с выходом первого элемента И, выход второго триггера соединен с управляющим входом третьего триггера, выход которого соединен с управляющими входами разрядов второго регистра, второй выход блока синхронизации соединен с входами сброса разрядов четвертого регистра и с первым входом первого элемента ИЛИ, выход которого соединен с входами сброса разрядов третьего регистра, второй вход первого элемента ИЛИ и первый вход третьего элемента И соединены с входами сброса разрядов второго регистра и выходом второго элемента ИЛИ, первый вход которого соединен с выходом второго триггера и входом сброса первого триггера, выход третьего элемента И соединен с тактовыми вхо 5 10 15 20 25 30 35 40 дами разрядов четвертого регистра, установочный вход последнего разряда четвертого регистра соединен с третьим выходом блока синхронизации, а выход с управляющим входом первого разряда четвертого регистра, четвертый выход блока синхронизации соединен с установочным входом первого триггера, первым входом логического блока, входами сброса разрядов первого регистра, кроме первого, и входами сброса второго и третьего триггеров, выход генератора тактовых импульсов соединен с входом формирователя импульсов, входом блока синхронизации, вторым входом третьего элемента И, с вторым входом логического блока и с тактовым входом третьего триггера, пятый выход блока синхронизации соединен с вторым входом второго элемента ИЛИ, выход формирователя импульсов соединен с вторым входом первого элемента И.2. Устройство по п. 1, отличающееся тем, что логический блок содержит три элемента НЕ, пять элементов И-НЕ и четвертый и пятый триггеры, выходы первого и второго элементов НЕ соединены с входами первого элемента И-НЕ, вход первого элемента НЕ является первым входом блока, выходы второго и третьего элемента И - НЕ соединены с входами четвертого триггера, выход которого является первым выходом блока, выход пятого триггера соединен с первым входом второго элемента И - НЕ и является вторым выходом блока, второй вход второго элемента И - НЕ соединен с выходом первого элемента И - НЕ, выход третьего элемента НЕ соединен с первым входом третьего элемента И - НЕ, второй вход которого соединен с выходом второго элемента НЕ, выход первого элемента НЕ соединен с первыми входами второго и четвертого элементов И - НЕ, вторые входы которых и вход второго элемента НЕ являются вторым входом блока, выходы четвертого и пятого элементов И-НЕ соединены с входами пятого триггера, выход первого элемента НЕ соединен с входом третьего элемента НЕ.1229804 фцг. Л д итета СССР открытий я наб., д, 4 ул. Проектн 5я 4 1130лиал Редактор Н. БобковаЗаказ 2229/51ВНИИпо Составитель А. К Техред И, Верес Тираж 455 ПИ Государственного ком делам изобретений и Москва, Ж - 35, Раушска П Патент, г. Ужгород, нева Корректор А. Зимокосов По писное