Устройство для статистического уплотнения линии передачи

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 191 01) 92 у 4 Н 04 7 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ О)Я.А,р,ОБРЕТЕНИ ОПИСАН ффс ЕЛЬСТ(56) Авторское свидетельство СССР У 786026, кл. Н 04 Л 6/02, 1978.Авторское свидетельство СССР У 394987, кл. Н 04 Л 6/02, 1970.(54) УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО УПЛОТНЕНИЯ ЛИНИИ ПЕРЕДАЧИ(57) Изобретение относится к электро связи и м.б. использовано в цифровых статистических многоканальных системах связи. Повышается пропускная способность. Устройство содержит на передающей стороне: два передающих регистра, элемент ИЛИ, буферный блок памяти (ББП), блок генераторов (БГ), блок синхронизации (БС), детектор активности, два элемента И, блок управления передачи и коммутатор, а На ВТОРСКОМУ СВИ приемной стороне: два приемных регистра, БГ, БС, блок анализа сигналов, ББП, коммутатор и блок управления считыванием. При работе устройства по каналам связи систем с импульсно-кодовой модуляцией (ИКИ), вслучае "1" в адресной информации,тактовые импульсы считывают иэ информационной части приемного регистраинформацию одного канального интервала, а в случае "0" - осуществляетсяпропуск канального интервала. В линии передачи формируется групповойсигнал, соответствующий групповомуцифровому сигналу многоканальнойсистемы ИКИ, поступившему на вход передающей части устройства. Цель достигается введением на передающейстороне: ББП, БГ, БС, двух элементов И и блока управления передачей,ана приемной стороне: БГ, БС, блокаанализа сигналов, ББП и блока управления считыванием. 3 з.п. ф-лы,2 ил.1 12Изобретение относится к электросвязи и может быть использовано ицифровых статистических многоканальных системах связи.Цель изобретения - повьпцение пропускной способности.На фиг.1 изображена структурнаяэлектрическая схема передающей стороны предлагаемого устройства нафиг.2 - структурная электрическаясхема приемной стороны предлагаемогоустройства.Устройстно для статистическогоуплотнения линии передачи содержитна передающей стороне первый 1 ивторой 2 передающие регистры, элемент ИЛИ 3, буферный блок 4 памяти,блок 5 генераторов, блок б синхронизации, детектор 7 активности, первый элемент И 8, блок 9 управленияпередачей, коммутатор 10, второйэлемент И 11, а на приемной стороне -первый 12 и второй 13 приемные регистры, блок 14 генераторов, блок 15синхронизации, блок 14 анализа сигналов, буферный блок 17 памяти, коммутатор 18, блок 19 управления считыванием.Блок управления передачей содержит первый 20 и второй 21 элементы Ипервый 22 и второй 23 счетчики, элемент ИЛИ 24 и триггер 25.Детектор активности содержит элемент И,24, амплитудный селектор 27и линию 28 задержки,Блок анализа сигналон содержитпервый 29 ивторой 30 счетчики и элемент И 31.Блок управления считыванием содержит элемент ИЛИ 32, триггер 33 и элемент И 34.Устройство работает следующим образом. В качестве пркчвра рассмотрим работу предлагаемого устройства по каналам связи систем с импульсно-кодовой модуляцией (ИКМ).По уплотняемой линии передачи на вход амплитуцного селектора 27 подается групповой цифровой сигнал многоканальной системы, Амплитудный селектор 27 детектора 7 активности выдает сигналы о наличии информации н каналах группы. Блок б синхронизации выделяет из группового цифрового сигнала импульсы цикловой и тактовой синхронизации, Тактовыми импульсами синхронизируется блок 5 генераторов,. 28292который выдает по первому ныходу импульсы тактовой частотой, а по второму выходу - импульсы частотой следования канальных интервалов, Информация через линию 28 задержки,элемент И 24, управляемый амплитуднымселектором 27 и коммутатор 10 записывается н информационную часть передающего регистра 1 (или 2) при помощи тактовых импульсон, поступающихс блока 5 генераторов через элемент И 11 управляемый амплитудным селектором 27, и коммутатор 10. Линия 28 задержки имеет время задержки, равное времени обработки данных амплитудным селектором 27, Кроме того, выходной сигнал амплитудного селектора 27 используется для маркировки того канала, по которому была передана информация. Для этого выходной сигнал амплитудного селектора 27 через элемент И 8, управляемый импульсами, следующими с частотой канальных интервалов,записывается в адресную часть передающего регистра 1 (или 2). Количество разрядов адресной части передающих регистров 1 и 2 соотнетствует числу каналов уплотняемой системы И 32. Коммутатор 10 обеспечивает поочередное накопление информационных и адресных сигналов в передающих регистрах 1 или 2. Количество информационных импульсов, накопленных в передающих регистрах 1 или 2, подсчитывается первым 22 или вторым 23 счетчиками (информационных импульсов) в блоке 9 управления передачей. В конце каждого цикла системьь ИКМ информационные и адресные сигналы,накопленные в течение цикла н соответствующем передающем регистре 1 (или 2), выдаются через элемент ИЛИ 3, Тактовые импульсы, считывающие накопленную информацию, поступают также на (ренерсивные) вторые входы первого 22 или второго 23 счетчика (информационных импульсон,) при установке н нол:ь которые выдают сигнал, поступающий через элемент ИЛИ 24 на первый вход триггера 25, и перебрасывают его. Таким образом, через элемент И 20 тактовые импульсы прекращают поступать на первый 1 и второй2 перецающие регистры и через элемент И 21 начинают поступать на буферный блок 4 памяти. Тем самым циклсистемы ИКМ уплотняется н оставшаяся часть выделяется под передачуданных н пакетном режиме. Причем гра 1228292ница между виртуальными каналами и данными является фиктивной, т.е. не имеющей своего выражения в битах, и вычисляется на приемном конце по адресной информации. Таким образом, данные через элемент ИЛИ 3 поступают в линию передачи непосредственно за виртуальными каналами.Сигнал цикловой синхронизации, поступающий из блока 6 синхронизации на второй (установочный) вход триггера 25 и второй (управляющий) вход коммутатора 10, подготавливает устройство к следующему циклу передачи. На приемной стороне из группового сигнала, поступающего по линии передачи, блоком 15 синхронизации выделяются импульсы тактовой и цикловой синхронизации. Импульсы тактовой синхронизации синхронизируют блок 14 генераторов, импульсы цикловой синхронизации производят начальную установку счетчика 29 (адресных сигналов) и управляют работой коммутатора 18. Блок 16 анализа сигналов осуществляет разделение группового сигнала на первую часть, работающую в режиме виртуального канала, и вторую часть, работающую в пакетном режиме.Блок 16 анализа сигналов работает следующим образом.Счетчик 29 адресных сигналов подсчитывает "1" в адресной части сигнала и производит установку счетчика 30 (канальных интервалов) в соответствии с количеством активных каналов,т.е. каналов, по которым в данном цикле передается информация. Счетчик 30 канальных интервалов, отсчитав соответствующее число активных каналов, открывает элемент И 31 и под управлением тактовых импульсов с блока 14 генераторов вторая часть группового сигнала записывается в буферный блок 17 памяти, Одновременно с анализом в блоке 16 анализа сигналов групповой сигнал поступает через коммутатор 18 на первь.й 12 или второй 13 приемные регистры, каждый из которых состоит из информационной и адресной 1части. Коммутатор 18 обеспечиваетнакопление в одном из приемных регистров 12 или 13 информации, поступающей из линии передачи в течение цикла системы ИКИ. Причем в адресной части приемного регистра 12 (или 13) накапливаются адресные сигналы, а в информационной части - информационные сигналы. В то же время из другого регистра 12 (или 13), который накопил информацию во время предыдущего цикла, информационные сигналыв соответствии с адресными сигналами того же регистра 12 (или 13)поступают через коммутатор 18 в линию связи. Считывание осуществляетсяпод управлением блока 19 управления О считыванием, который работает следующим образом.,Ацресная информация считываемаяиз адресной части приемного регистра12 (или 13), под управлением импуль сов, следующих с частотой канальныхинтервалов с блока 14 генераторовчерез коммутатор 18, поступает черезэлемент ИЛИ 32 на первый (установочный) вход триггера 33, который перед 20 каждым импульсом адресной информацииобнуляется. Таким образом, в случае".1" в адресной информации через элемент И 34 тактовые импульсы считывают из информационной части прием ного регистра 12 (или 13) информациюодного канального интервала, в случае "О" - осуществляется .пропуск канального интервала, В результатеэтого в линии передачи формируетсягрупповой сигнал, соответствующийгрупповому цифровому сигналу многоканальной системы ИКИ, поступившемуна вход передающий части устройства.Формула изобретенияУстройство для статистического уплотнения линии передачи, содержащеена передающей стороне детектор активности, первый выход которого соединенс первым входом коммутатора, первый,второй и третий выходы которого подключены к соответствующим информационным входам первого передающего 45 регистра, адресные входы которогоподключены к четвертому и пятому выходам коммутатора, шестой, седьмойи восьмой выходы которого соединеныс соответствующими информационнымивходами второго передающего регистра,адресные входы которого подключенык девятому и десятому выходам коммутатора, элемент ИЛИ, первый и второй входы которого подключены к вы ходам соответственно первого и второго передающих регистров, при этомдетектор активности содержит элемент И, амплитудный селектор и ли 122825нию задержки, выход которой соединен с первым вхоцом элемента И, второй вход которого подключен к выходу амплитудного селектора, вход которого соединен с входом линии задержки и является входом детектора активности, первым и вторым выходами которого являются соответственно выход элемента И и выход амплитудногоселектора, а на приемной стороне - комму О татор, первый, второй и третий выходы которого соединены с информационными входами первого приемного регистра, адресный вход которого подключен к четвертому выходу коммутатора, пя тый, шестбй и седьмой выходы которого соединены с информационными входами второго приемного регистра, адресный вход которого подключен к восьмому выходу коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности, введены на передающей стороне два элемента И, блок управления передачей, буферный блок памяти, блок гене раторов и блок синхронизации, первый выход которого соединен с первым входом блока управления передачей и с вторым входом коммутатора, третий и четвертый входы которого подключе чены к выходам соответственно первого и второго элементов И, первые входы которых подключены к второму выходу детектора активности, вход которого соединен с входом блока син 35 хронизации, второй выход которого соединен с входом блока генераторов, первый выход которого соединен с вторым входом второго элемента И и с вторым входом блока управления пере дачей, третий вход которого подключен к первому выходу коммутатора,шестой выход которого соединен с четвертым входом блока управления передачей, пятый и шестой входы которого45 подключены соответственно к второму и седьмому выходам коммутатора, пятый вход которого подключен к первому выходу блока управления передачей, второй выход которого соединен с управ 50 ляющим входом буферного блока памяти, выход которого соединен с третьим входом элемента ИЛИ, второй выход блока генераторов соединен с вторым входом первого элемента И и с шестым входом коммутатора, а на приемной.55 стороне введены блок управления считыванием, блок анализа сигналов,буферный блок памяти, блок генераторов и блок синхронизации, вход которогосоединен с первым входом коммутатора,с первым и вторым входами блокаанализа сигналов и с первым входомбуферного блока памяти, второй входкоторого соединен с выходом блокаанализа сигналов, третий вход которого соединен с первьп 1 выходом блокагенераторов, с вторым входом коммутатора и с первым входом блока управления считыванием, второй и третий входы которого подключены к адресным выходам соответственно первого и второго приемных регистров, информационные выходы которых соединены соответственно с третьим и четвертым входами коммутатора, пятыйвход которого подключен к четвертомувходу блока управления считываниеми к второму выходу блока генераторов,вход которого подключен к первомувыходу блока синхронизации, второйвыход которого соединен с четвертымвходом блока анализа сигналов и сшестым входом коммутатора, седьмойвход которого подключен к выходу блока управления считыванием.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления передачей содержит два элемента И, триггер, элемент ИЛИ и первыйи второй счетчики, выходы которыхсоединены соответственно с первым ивторым входами элемента ИЛИ, выходкоторого соединен с первым входомтриггера, первый выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элементаИ, второй вход которого подключенк второму выходу триггера, второйвход которого является первым входомблока уйравления передачей, вторым,третьим, четвертым, пятым и шестымвходами которого являются соответственно второй вход второго элемента И,второй вход первого счетчика, второйвход второго счетчика, первый входпервого счетчика и первый вход второго счетчика, первым и вторым выходами блока управления передачей являются выходы соответственно первого ивторого элементов И,3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок анализа сигналов содержит последовательно соединенные первый счетчик, второй счетчик и элемент И, выход которого 11228292 иг ллер Корректор Л. Пат оставитель О.ехред Н.Бонкал Редактор Н. Киштулине аказ 2298/5 Тираж 624Государственнолам изобретенииосква, Ж, Р Подпис но екомитета СССРи открытийушская наб., д НИИ по035 4/5 Про дственно-полиграфическое предприятие, г. Ужгор Проектная,является выходом блока анализа сигналов, первым, вторым, третьим и четвертым входами которого являются соответственно первый вход первого счетчика, второй вход второго счетчика, второй вход элемента И и второой вход первого счетчика.4. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления считыванием содержит последовательно соединенные элемент ИЛИ,триггер и элемент И, выход которогоявляется выходом блока управлениясчитыванием, первым, вторым, третьими четвертым входами которого являются соответственно второй вход элемента И, первый и второй входы элемента ИЛИ и второй вход триггера.