Устройство для программного управления
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(19) (11) А 4 С 05 В 19/18 ЙСГЭщИ Н ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР )1 1067473, кл.05 В 19/18, 1982,Электроавтоматика станков. Способы подготовки программ и интерполяторы для контурных системЧПУ.Сборник.М,:Машиностроение,1980,с.92-93.Там же, с. 95.(54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ(57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах числового программного управления станками в тех случаях, когда необходимо поддерживать с высокой точ костью постоянную контурную скорость. Целью изобретения является повышение точности устройства за счет поддержания постоянной контурной ско"рости. Устройство для программногоуправления содержит интерполятор 1,блок 2 задания скорости, делитель 3с переменным коэААициентом деления,ВБ-триггеры 4, 5, сдвиговые регистры 6, 7, параллельный регистр 8, элементы ИЛИ 9-11, элементы И 12-21,элементы задержки 22 и 23, элемент НЕ 24. Поддержание контурнойскорости осуществляется за счет снижения в -Г 2, т.е. в 1,4 раза, тактовой частоты перед очередным шагомодновременно по двум координатам,Для этого тактовая частота для блоказадания скорости увеличена в 5 рази делится управляемым делителем пришаге по одной координате на 5, апри шаге по двум координатам на 7.Специальная схема анализирует сигналы с выхода интерполятора,(совмещаетих для одновременной выдачи по ко-ординатам и переключает управляемыйделитель, 3 ил.Изобретение относится к автомати- ке и вычислительной технике и может быть использовано в системах числоного программного управления станками в тех случаях, когда необходимоподдерживать с высокой точностью постоянную контурную скорость.Целью изобретения является повы-шение точности устройства за счетподдержания постоянства контурнойскорости, расширение его функциональных возможностей и повышение производительности,На фиг. 1 изображена структурнаясхема устройства; на фиг. 2 - возможные комбинации выходных сигналовинтерполятора, причем отмечены комбинации, которые следует пониматькак двойные шаги на фиг. 3 - пример выполнения делителя с переменным коэффициентом деления,Преимущества - высокая точность,которую можно определить:1.41-1.41 ООХ - 0,77, возможность1,41работы с интерполяторами, работающими по принципу цифрового дифференциального анализатора (ЦДА).Устройство содержит интерполятор 1, блок 2 задания скорости, де" литель 3 частоты с переменным коэффициентом деления, второй ВЯ-триггер 4, первый ВЯ-триггер 5, первый сдвиговый регистр 6, второй сдвиговый регистр 7, параллельный регистр 8, первый 9, третий 10 и второй 11 элементы ИЛИ, элементы И 12-21 и второй 22 и первый 23 элементы задержки, элемент НЕ 24,Делитель содержит счетчик импульсов 25, элементы И 26-28, элемент ИЛИ 29.Устройство работает следующим образом.Попдержание контурной скорости осуществляется за счет снижения в 2, т.е, в й 1,4 раза, тактовой частоты перед приращением или шагом одновременно по двум координатам.Для этого тактовая частота на входе делителя 3 увеличена в 5 раз и делится делителем 3 при шаге по одной координате на 5, а при шаге одно временно по двум координатам на 7.5 10 15 20 в интерполятор 1 и в блок 2 зада ния скорости выходной сигнал послед"него переключит триггер 5 в положение б и по заднему фронту сигнала в регистр 8 запишется информация, присутствующая на его входах (в данном случае нулевые сигналы), а также будут опрошены элементы И 12, 18, 19, 20, При этом элементы И 18, 19 и 20 останутся закрытыми, а элемент И 12 откроется, так как на его входе и на б -входе триггера 4 имеется разрешающий сигнал с выхода элемента И 18. Выходной сигнал элемента И 12 переключит или подтвердит состояние Й триггера 4 и его выходной сигнал установит в делителе 3 коэффициент деления 5.Выходной сигнал ЙБ-триггера 5 откроет элемент И 21, на второй вход которого подается высокая частота, на которой работает интерполятор 1.Если в интерполятор занесена информация только по одной координатефиг. 2-1, например Х , то выходныесигналы будут поступать через второй элемент задержки 22 на информационный вход первого регистра 6, а30на его сдвигающий вход - через элемент ИЛИ 1 О, выходной сигнал которого будет опрашивать элемент И 4и по заднему фронту записывать исдвигать входную информацию. Черезэлемент ИЛИ 9 будут опрашиваться также элементы И 13, 15 и 17,После записи в регистр 6 первого импульса на входах элементов И 14,17 будет присутствовать разрешающий сигнал. Интерполятор продолжаетработать.Следующий сигнал с выхода интерполятора 1 произведет запись второйединицы в регистр 6 и через элемент И 14 переключит триггер в по 45ложение В . Элемент И 21 закроется,интерполятор прекратит работу, Сигналы, записанные в регистр 6, будутприсутствовать на его обоих выходах. Сигнал с выхода второго разря 50 да регистра 6 поступает на входы элементов И 13, 18 и на информационныйвход параллельного регистра 8.Второй сигнал с выхода блока 2задания скорости поступает на еди55 ничный вход триггера 5 и устанавли- .вает его в единицу, в результатечего открывается элемент И 21 и частота ьы поступает на интерполятори по заднему фронту. запишет информацию в параллельный регистр 8, которая появится на его первом выходеи на входе элемента И 19. Третий.сигнал с выхода интерполятора 1сдвинет информацию в регистре 6 ичерез элемент И 14 выключит триггер 5. Третий выходной сигнал блока 2 задания скорости повторит вышеописанный процесс и откроет элемент И 19. На выходе устройства покоординате Х появится первый выходной сигнал, Далее с каждым выходнымсигналом блока 2 задания скоростина выходе устройства будут появляться сигналы с частотой 5 . Хтикт5Этот режим будет действовать при работе только по одной любой из координат,Если заданы две координаты М и Хи с выхода интерполятора 1 поступаютсигналы одновременно по двум коорди-,натам, то в обоих регистрах 6 и 7и схемах, связанных с этими координатами., одновременно происходят вышеописанные процессы, но на второми третьем входах элемента И 18 одновременно присутствуют разрешающие сигналы.%Поэтому каждым выходным сигналом блока 2 задания скорости элемент И 18 будет открываться и его выходной сигнал через элемент НЕ 24 будет закрывать элемент И 12 и уста-. навливать триггер 4 в положение Ъ, .а его выходной сигнал установит в делителе 3 коэффициент деления 7, т,е. через элемент И 18 осуществляется анализ следующего шага - одна или две координаты. Переключение делителя 3 происходит по сигналу блока 2 задания скорости перед выдачей следующего очередного измененного (одна или две координаты по отношению к предыдущему шагу по координатам.Рассмотрим работу устройства е произвольной выдачей сигналов с вьгхода интерполятора 1, но синхронно с высокой тактовой частотой, на которой работает интерполятор 1 . фиг. 2-3). При поочередном поступлении сигналов, например сначала по координате Х, сигнал будет запи сан в первый разряд регистра 6. Следующий сигнал по координате Е бу 1 дет записан,в первый разряд регист У128368 ты. И 26-28, элемент ИЛИ 29. Вход40ные тактовые импульсы поступают на,счетный вход В счетчика 25 и на пер 4550 554 ИЛИ 29. Если на втором входе элемента ИЛИ 29 имеется положительный сигнал, то сигналы второго разряда 5 1 О 15 20 25 30 35 ра 7, Это значит, произошло совмещение сигналов по координатам. На первом и втором входах элемента И 17 будут присутствовать сигналы с выходов первых разрядов регистров 6 и 7,Следующий сигнал по координате Х через элемент ИЛИ 9 и элемент И 7 произведет сдвиг в обоих регистрах 6 и 7. В результате на обоих выходах регистра 6 и на выходе второго разряда регистра 7 будут записаны сигналы, которые окажутся на входах элементов И 13 и И 15. Следующий сигнал с выхода интерполято ра по координате Е произведет сдвиг в обоих регистрах 6 и 7 через элемент ИЛИ 9 и элементы И 13 и И 15В результате в регистре 7 информация будет только во втором разряде, а в регистре 7 - только в пер вом разрядеСледующий импульс по координате М сдвинет информацию толь". кд в регистре 6. Следовательно, в первых разрядах обоих регистров 6 и 7 будет присутствовать информация, т.е, опять произойдет совмещение сигналов по координатам.. В дальнейшем при любой последовательности поступления сигналов по координатам будет происходить совмещение и сдвиг информации и обоих регистрах 6 и 7 аналогично описан ному (регистры типа ИР 1).Для пояснения работы делителя 3 на фиг. 3 приведена его принципи альная схема. Делитель содержит дво; ичный счетчик 25 типа ИЕ 5, элемен вый вход элемента И 26. Сброс счетчика 25 в нулевое положение осуществляется через элемент И 27, первый, второй и третий входы которого подключены к выходам соответственно первого, второго и третьего разряда счетчика 25, причем второй разряд счетчика подсоединен к элементу И 27 через последователь но соединенные элементы И 28 и ИПИ 29 Второй вход элемента И 26 подключен к третьему разряду счетчика 25, а третий вход - к выходу элемента счетчика 25 будут передаваться на1 О элементы И 26, 27. После шестоготактового импульса на втором и третьем входах элементов И 26, 27 будут положительные сигналы. Седьмойтактовый импульс появится на выходеэлемента И 26 и по заднему фронтусчетчик 25 переключится в положение,соответствующее коду "7", т.е. навсех трех выходах счетчика будутположительные сигналы. Элемент И 27откроется и сбросит счетчик 25 висходное нулевое состояние.Если на втором входе элементаИЛИ 29 имеется нулевой сигнал, то натретьих входах элементов И 26, 27будет всегда положительный сигнал,что соответствует коду "2". Значит выходной сигнал элемента И 26и сброс счетчика через элемент И 27 . 2 Оосуществляется пятым тактовым импульсом.Формула изобретенияУстройство для программного управ-","25ления, содержащее блок заДанияскорости, интерполятор, первый ивторой выходы которого соединены свходами первого элемента ИЛИ, первый элемент задержки, первый эле-.мент И и первый ВБ-триггер, о т л ич а ю щ е е с я тем, что, с цельюповышения точности устройства, внего введены первый и второй сдвиговые регистры, второй элемент задержки, параллельный регистр, второй, З 5третий, четвертый, пятый и шестойэлементы И, второй элемент ИЛИ и последовательно соединенные седьмойэлемент И, третий элемент ИЛИ и восьмой элемент И, выход которого соеди Онен с первым входом первого НБ-триггера, а также последовательно соединенные девятый, элемент И, эле:мент НЕ, десятый элемент И, второйВБ-триггер и делитель частоты с переменным коэффициентом деления,выход которого соединен с первымвходом блока задания скорости, подключенного выходом к вторым входампервого ВБ-триггера и десятого эле Омента И, к первому входу параллельного регистра, к первым входам второго, третьего и девятого элементов И, второй вход последнего соединен с первым выходом первого сдви"гового регистра, с первым входомпараллельного регистра и с первымвходом четвертого элемента И, третий вход девятого элемента И подключен к второму входу параллельного регистра, к первому выходу второго сдвигового регистра и к первому входу пятого элемента И, второйвход которого соединен с выходомпервого элемента ИЛИ, с первым входом седьмого элемента И и с вторымвходом четвертого элемента И, выходкоторого через третий элемент ИЛИподключен к первому входу первогосдвигового регистра, второй вход которого через второй элемент задержки соединен с первым выходом интерполятора и с третьим входом третьего элемента ИЛИ, выход первого элемента И соединен с третьим входомпервого ВБ-триггера, выход которого через шестой элемент И подключенк первому входу интерполятора, второй выход которого через первый элемент задержки подключен к первомувходу второго сдвигового регистра,а через второй элемент ИЛИ - к первому входу первого элемента И и квторому входу второго сдвиговогорегистра, второй выход которого,соединен с вторым входом первого иседьмого элементов И, третий входседьмого элемента И соединен с вторым выходом первого сдвигового регистра и с вторым входом восьмогоэлемента И, второй вход второгоВБ-триггера соединен с выходом элемента НЕ, вторые входы интерполятора, блока задания скорости, делителя частоты с переменным коэффи"циентом деления и шестого элемента И соединены с соответствующимивходами;устройства, а выходы второго и третьего элементов И - с соответствующими выходами устройствадля программного управления.1218368Г Уара 3 ляющий сиемол аю триггера 4 фиг, 3 Редактор М. Ба Тираж 837 По сударственного комитета С ам изобретений и открытий а, Ж, Раушская наб., д е и Р к 4 5 тент", г жгород, ул. Проектная х1У Ф 130/55 ВНИИПИ по д 113035, Мос
СмотретьЗаявка
3759239, 25.05.1984
ПРЕДПРИЯТИЕ ПЯ В-2190
СИМЕЦКИЙ ЮРИЙ АЛЕКСАНДРОВИЧ, КОШКИН ВЛАДИМИР ЛЬВОВИЧ, ЛАПАНДИН АЛЕКСАНДР ИВАНОВИЧ
МПК / Метки
МПК: G05B 19/18
Метки: программного
Опубликовано: 15.03.1986
Код ссылки
<a href="https://patents.su/5-1218368-ustrojjstvo-dlya-programmnogo-upravleniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для программного управления</a>
Предыдущий патент: Цифровое устройство для управления скоростью двигателя
Следующий патент: Устройство для программного управления
Случайный патент: Способ дифференциальной диагностики гломерулонефрита и пиелонефрита