Устройство приема сигналов фазового пуска

ГОСУДАРСТВПО ДЕЛАМ ОБРЕ ЛЬСТВУ ЕННЙ НОМИТЕТ СССР ИЗОБРЕТЕНИЙ И ОТКРЫТИ ПИСАНИЕ ИЗ АВТОРСМОВЛУ СВИДЕТ(54)(57) УСТРОЙСТВО ПРИЕФАЗОВОГО ПУСКА по авт.св.отличающееся тмацки,алов с целью сокращения потерь инфорв каждом канале обработки сигивход формирователя импульсов фронтов соединен с.сигнальным входомключа через последовательно соединенные вверженные дополнительныйключ, к управляющему входу,которогподключен выход селектора, и блокбуферной памяти, управляющий входкоторого соединен с соответствующивыходом блока управления.Устройство приема сигналов фазово-. го пуска содержит (фиг. 1) и каналов обработки сигналов, каждый из которых состоит из формирователя .1 импульсов фронтов, селектора 2, клю-: ча 3, блока 4 буферной памяти и дополнительного ключа 5, блок 6 управления, первый элемент ИЛИ 7, бистабильный элемент 8, блок 9 совпадения, задающий генератор 10, (о+1) ключ 11, делитель 12 частоты, датчик 13 кодовой комбинации, блок 14 сравнения, интегратор 15, второй элемент ИЛИ 16, формирователь .17 сигнала "Сброс", анализатор 18 концаФпринимаемого сообщения. 20 Блок управления (фиг 2) выполненв виде и бистабильных элементов 19 -19, .и ключей 20 - 20, первого 35элемента ИЛИ 21, вторых элементов ИЛИ 22 - 22, регистра 23 сдвига.Устройство работает следующимобразом.С выходов анализируемых каналов сигналы в виде имкульсной последовательности, состоящей из синхронизирующих импульсов для установления синхронизма по посыпкам, импульсов 45 специальной пусковой комбинации (адрес) и информационных импульсов одновременно поступают на входы р каналов обработки сигналов, каждый из которых состоит из последователь но соединенных Формирователя 1 импульсон фронтов и селектора 2, ключа 3, а также дополнительного ключа 5 и блока 4 буферной памяти, при.чем сигнальные входы дополнитель ных ключей 5 соответствующих каналов объединены с входами формирова. - "елей 1 импульсов фронтов,Изобретение относится к техникепередачи дискретных сообщений, а.именно к системам синхронизации, иможет быть использовано преимущественно в каналах передачи дискретной 5информации с переменными параметрами, а также в системах передачи гдесвязь осуществляется короткими сеан- сами.Цель изобретения - сокращение по Отерь информации,На Фиг, 1 изображена структурнаяэлектрическая схема предлагаемогоустройства; на фиг, 2 - вариант вы-л полнения блока управления, 5 В том случае, когда фронты синх" роимпульсов следуют друг за другом через интервал времени , равный длительности элементарной посылки с погрешностью . 1 о", формирователь 1 импульсов фронтов вырабатывает импульс. Если погрешность превышает + д, то импульс на его выходе не появляется,Выработанный импульс поступает на вход селектора 2, который осуществляет счет числа поступающих на его вход .синхроимпульсов, на заданном временном интервале. Величина интервала счета и количество импульсов в пачке выбирается исходя из продолжительности синхроинтервала принимаемого сигнала и количества синхроимпульсов, На выходе селектора 2 импульс появляется в моментпоступления на его вход последнего ймпульса пачки. Если количество импульсов на интервале. счета оказывается меньше зачетного, то селектор 2 осуществляет сброс набранного количества импульсов, Очередной счетимпульсов начинается с момента поступления первого импульса после сброса.При наличии сигнала в одном из каналов на выходе селектора 2 этого канала. вырабатывается импульс, который поступает на управляющий входдополнительного ключа 5 нормально закрытого, открывает его и разрешает тем самым прохождение информациидля записи в блок 4 буферной памяти, Одновременно импульс с выхода селектора 2 поступает на соответствующий вход блока 6 управления. Блок 6 управления вырабатывает сигнал, который подается на управляющий вход ключа 3 и на управляющий вход блока 4 буферной памяти этого же канала., Ключ 3 открывается и разрешает считывание информации, записанной в блок 4 буферной памяти, на вход первого элемента ИЛИ 7. При этом блок 6. управления блокирует ключи 3 в других каналах, предотвращая тем самым одновременное считывание информации, записанной с блоков 4 буферной памяти других каналов. Кроме того, с отдельного выхода блока 6 управления на управляющий вход (о+1) ключа 11 поступает сигнал, разрешающий прохождение импульсов от задающего генератора 10 навход делителя 12 частоты, на выходекоторого появляется периодическаяпоследовательность импульсов, фронтыкоторых совпадают с фронтами посылок принимаемого сигнала с точностьюд,С выхода делителя 12 частоты импульсная последовательность (напряжение тактовой синхронизации) поступает на вход датчика 13 кодовой комбинации,Сигнал с отдельного выхода блока 6 управления поступает также на вход бистабильного элемента 8, под действием которого последний переводится в одно (из двух устойчивых) состояние, характеризуемое выдачей разрешающего , сигнала на второй вход блока 9 совпадения, при этом последний открывается и принимаемый сигнал поступает на . вход блока 14 сравнения. Одновремен-. но напряжение с выхода бистабильного элемента 8 запускает датчик 13 кодовой комбинации, с выхода которого на второй вход блока 14 сравнения под действием тактовой частоты начинает поступать кодовая комбинация устройства.30Блок 14 сравнения осуществляет поимпульсное сравнение пусковой комбинации сигнала. (адреса) с кодовой комбинацией устройства. Совпадение каждой пары импульсов фиксируется в интеграторе 15-, постоянная времени которого выбирается равной длительности пусковой комбинации.Если результат сравнения пары импульсов отрицательный (т,е, пуско вая комбинация не совпадает с кодовой комбинацией устройства), то со второго интегратора 15 через второй элемент ИЛИ 16 на бистабильный эле-, мент 8 подается импульсный сигнал, 45 под действием которого последний Переходит в другое устойчивое сос тояние, которое характеризуется подачей сигнала запрета на блок 9 совпадения и датчика 13 кодовой ком бинации. С второго выхода интегратора 15 импульсный сигнал поступаеттакже на формирователь 17 сигнала "Сброс", который формирует сбросовыйимпульс, обеспечивающий перевод 55 (и+1) ключа 11, блока 6 управления - и интегратора 15 в исходное положение, Анализ данного канала прекращается и устройство переходит в исходное состояние.Если результаты предварительного сравнения положительны, т.е, пуско- . вая комбинация сигнала совпадает с кодовой комбинацией устройства, то со второго выхода интегратора 15 через второй элемент ИЛИ 16 на бистабильный элемент 8 импульсный сигнал не подается и он остается в том устойчивом состоянии, когорое характеризуется подачей разрешающего сигнала на блок 9 совпадения и датчик 13 кодовой комбинации. Анализ данного канала продолжается,По истечении времени, необходимого для полного интегрирования пусковой комбинации, на первом выходе интегратора 15 появляется импульс, соответствующий началу приема ин формационной части сообщения, кото- рый поступает далее во внешнее уст-. ройство (не показано), осуществляющее регистрацию принимаемых сообщений. Одновременно этот же сигнал через второй элемент ИЛИ 16 поступает на бистабильный элемент 8 и переводит его в состояние, характеризуемое выдачей запрещающего сигнала на блок 9 совпадения и датчик 13 кодовой комбинации. Сравнение прекращается, но продолжается выработка напряжения тактовой синхронизации, которое используется для рабо-, ты внешнего устройства, осуществляющего прием сообщений. С выхода первого элемента ИЛИ 7 сигнал поступает также на внешнее устройство и анализатор 18 конца принимаемого сообщения, который после окончания сеанса связи вырабатывает сигнал, поступающий на вход формирователя 17 сигнала "Сброс",Анализ данного канала прекращаетсяи устройство переходит в исходноесостояние,Если в момент анализа пусковойкомбинации и регистрации сообщения,принимаемого по одному из каналов,например 1-му (ключи 3 остальныхканалов заблокированы), за счетсовпадения метеоров появляется сиг-.нал в другом канале обработки, например 1 , то. сигналом с выходаселектора 2 этого канала открываетсядополнительный ключ 5 и следующаяза синхроимпульсами импульсная последовательность состоящая из им 5 11пульсов пусковой комбинации и информационных импульсов, поступает всоответствующий блок 4 буферной памяти. Считывание информации с блоков 4 буферной памяти и ее дальнейшая обработка осуществляется посигналам блока 6 управления последовательно по мере обработки сигна.лов фазового пуска и информации всоответствующих блоках,При приеме сигналов по 1-му каналу на выходе селектора 2 этогоканала вырабатывается импульс, который поступает на 1-й вход блока 6управления. Непосредственно в блоке 6 управления этот импульс посту-.-пает на -й ключ 20; (фиг, 2), который переводит 1-й бистабильныйэлемент 19; в положение, при котором на его выходе появляется импульс, открывающий соответствующийключ 3 и,разрешающий считывание информации с 1-го блока 4 буфернойпамяти (фиг. 1). Одновременно импульсс выхода 1-го бистабильного элемента 19, поступает на (и -1) вто,рых элементов ИЛИ 22 - 22, навыходе которых появляются импульсы,блокирующие соответствующие ключи 20 - 20 д в других (кроме 1-го)(в) каналах приема. Тем самым6предотвращается поступление сигналовот (л) селекторов 2 на входы других (н) бистабильных элементов 19 - 19, Кроме того, импульсвыработанный ;-ым ключем 20 поступает через первый элемент ИЛИ 21на бистабильный элемент 8 и (и)ключ 11 (фиг. 1) для управления работой соответствующих блоков по определенному алгоритму,Таким образом, соответствующийключ 3 открывается и разрешаетсчитывание информации, записанной 92150 6в блок 4 буферной памяти 1-го канала, на вход первого элемента ИЛИ 7.. При этом блок 6 управления блокирует другие ключи 3 в других (ь)каналах приема, предотвращая темсамым одновременное считывание информации, записанной в блоках 4 бу.Ферной памяти других (и -1) каналов.После окончания приема информа ции в 1-ом канале формирователь 17сигнала "Сброс" обеспечивает перевод блока 6 управления в исходноесостояние, При этом о бистабильныхэлементов 19 - 19 , и ключей 20 5 20 блока 6 управления и и ключей 3 устройства переводятся этимсигналом в исходное положение,Одновременно сигнал "Сброс", пос. тупающий с формирователя 17, пода ется на регистр 23 сдвига, в котором сигнал в виде "1" с тактовойчастотой продвигается по п ячейкам(с первой по и-ую). Выходы и ячеекрегистра 2) сдвига соединены с вхо дами и ключей 20 - 20. При наличии информации в одном из р блоков 4 буферной памяти, например1-ом, сигнал с -го выхода регистра 23 сдвига открывает 1-й ключ 20 30 который переключает -й бистабильный элемент 19 . По сигналу с -гобистабильного элемента 19 -йключ 3 открывается и начинается считывание информации с-го блока 4буферной памяти. Далее работа блока 6 управления происходит по алгоритму, аналогичному приему по -муканалу и т.д. 40 Таким образом, блок 6 управления обеспечивает управление последовательной во времени обработкой информации, записанной в блоки 4 буферной памяти.1192150 Составитель А.МосТехред М.Надь Корректор А актор А,Ре ар аказ Патент" г.Ужгород, ул,Проектна илиал 75/58 ВНИИПИ Госуд по делам 1 13035, Мос