Накопитель амплитуды сигналов

СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИК 14 Н 03 и 1/О БРЕТЕНИЯ4ТВУ ПИСАН(54)(57) НАКОПИТЕЛЬ АКШИТУД 1 СИГЫЛОВ, содержащий аналого-цифровойпреобразователь, первый, второй итретий сумматоры, первый и второйблоки памяти, пороговый элемент ичетыре перемножителя, причем первыйвход первого сумматора соединен свыходом первого блока памяти, входкоторого соединен с выходом второгосумматора, первый вход которого соединен с выходом первого перемножителя, а второй вход соединен с вью"ходом второго перемножителя, первыйвход первого перемножителя соединенс выходом первогосумматора и первымвходом третьего перемножителя, первыйвход второго перемножителя соединенс первым входом четвертого перемножителя, выход третьего перемножителясоединен с первым входом третьегосумматора, второй вход которого соединен с выходом четвертого леремножителя, а выход соединен с входомвторого блока памяти, выход порогового элемента является выходом накопителя, о т л и ч а ю щ и й с я тем,что, с целью повышения помехоустойвь одоен д ко того ого с памяти, ратор совертого единена выходвательнвесовыхкоторогвторогодом тре ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСКОМУ СЗИДЕТ ЯО 1192114 чивости при выделении сигнала, в него .введены два преобразователя частоты, два фильтра низких частот, второй аналого-цифровой преобразователь,два регистра, четвертый и пятый сумматоры, два квадратора, генераторчисловой последовательности и блоквесовых коэффициентовпричем входом устройства являются объединенныевходы первого и второго преобразователей частоты, ври этом выход первого преобразователя частоты соединенс входом первого фильтра низких частот, выход которого соединен с входом первого аналого-цифрового преобразователя, выход которого соединенс входом первого регистра, выход которого соединен с вторым входом.первого сумматора, выход которого черезпервый квадратор соединен с первымвходом четвертого сумматора, а выходвторого преобразователя частоты соединен с входом второго фильтра низких частот, выход которого соединенс входом второго аналого-цифровогопреобразователя, выход которого совходом второго регистра грого соединен с первым вх м умматора, второй вход котодинен с выходом второго блока а выход через второй квадединен с вторым входом четсумматора, выход, которого совходом порогового элемента, генератора числовой последости соединен с входом блока коэффициентов, первый выход о соединен с вторым входом перемножителя и вторым вхотьего перемножителя, а второй1192114выход блока весовых коэффициентов ремножителя и вторым входом четверсоединен с вторым входом первого пе того перемножителя.Изобретение относится к радиотехнике и может быть применено в системах передачи информации.Цель изобретения - повышение помехоустойчивости при выделении сигнала за счет увеличения накапливаемой амплитуды сигнала и повышенияотношения сигнализации.На чертеже приведена структурная схема устройства, .0Устройство содержит: аналого-цифровой преобразователь 1, первый сумматор 2, первый блок памяти 3, второй блок памяти 4, первый перемно житель 5, второй перемножитель 6, третий перемножитель 7, четвертый перемножитель 8, второй сумматор 9, третий сумматор 10, пороговый элемент 11, первый и второй преобразователи частоты 12 и 13, первый и ,второй фильтры низких частот 14 и 15, второй аналого-цифровой преобразователь 16, первый и второй регистры 17 и 18, четвертый сумматор 19, первый и второй квадраторы 20 и 21, пятый сумматор 22, блок весовых коэффициентов 23, генератор числовой последовательности 24.Первый вход первого сумматора 2 соединен с выходом первого блока па-,ЗО мяти 3., вход которого соединен с выходом второго сумматора 9, первый вход которого соединен с выходом пер. вого перемножителя 5, а второй вход - с выходом второго перемножителя 6. Первый вход первого пере- множителя 5 .соединен с выходом первого сумматора 2 и первым входом третьего еремножителя 7. Первый вход второго перемножителя 6 со единен с первым входом четвертого перемножителя 8. Выход третьего перемножителя 7 соединен с первымвходом третьего сумматора 1 О, второй вход которого соединен с выходом 45 :четвертого перемножителя 8, а выход соединен с входом второго блока памяти 4. Выход первого преобразователя частоты 12 соединен с входомпервого фильтра низких частот 14, выход которого соединен с входомпервого. аналого-цифрового преобразователя 1, выход которого соединен с входом первого регистра 17, выход которого соединен с вторым входом первого сумматора 2, выход коУторого через первый квадратор 20 соединен с первым входом четвертого сумматора 19. Выход второго преобразователя частоты 13 соединен с входом второго фильтра низких частот 15, выход которого соединен с входом второго аналого-цифрового преобразователя 16, выход которого соединен с входом второго регистра 18, выход которого соединен с первым входом пятого сумматора 22, второй вход которого соединен с выходом второго блока памяти 4, а выход через второй квадратор 21 соединен с вторым входом четвертого сумматора,9, выход которого соединен с входом порогового элемента 11, Выход генератора числовой последовательности 24 соединен с входом блока весовых коэффициентов 23, первый выход которого соединен с вторым входом второго перемножителя 6 и вторым входом третьего перемножителя 7, а второй выход блока весовых коэффициентов 23 соединен с вторым входом первого перемножителя 5 и вторым входом четвертого перемножителя 8, Входом устройства является объединенные входы первого и второго преобразователей частоты 12 и 13. Выходом устройства является выход порогового. элемента 1. При этом первый преобразователь частоты 12, первыйфильтр низких частот 14, первый аналого-цифровой преобразователь 1, первый регистр 17, первый и второй сумматоры 2 и 9, первый и третий пере- множители 5 и 7, первый блок памяти 3 и первый квадратор 20 образуют первый квадратурный канал, Второй преобразователь частот 13, второй фильтр1192114 2-й квадратурный канал с 1-й квадратурный канал такта 1 1. А совМ+ О 1. А впиЬ+ О2 а. А вп ийв 3.п ьЧ2 б. А впЖсов ЬЧ 2 а. А сов м 1 сов Ь 2 б, А сов ы 1 вп ЬЧ 3. А совийсов ьЧ - А впиЬ вп Ь Ч" А сов(Ф 1+ Ь Ч)11 1, А сов(и)С+ ЬМ)+ Асовю 3. А совИв,п ЬЧ А впоВф к сов д Ч: А в п(Ф 1, + Ь Ч) 1. А вп(ФС+ЬЧ)+ А в 1 пиФ2 а. 1 Асов(ой, +Ь+ АсовцйсовЬЧ 2 а.1 А вп(ой+ЬМ+АвхпыМвп ЬЧ 2 б. Асов(Ф 1, +ЬЧ)+АсовоХ,втЬЧ 2 б. А вхп(шС+ЬЧ)+ Авпнд сов ЬЧ 3. Асов(иА+ ЬЧ)Асовьйвж Ч + +Авп(юС + ЬЧ )+Ав пш 1сов Ь Ч = =Авп(о+2 ЬЧ)+ Авп(ЮС+ ЬЧ) 3. Асов(ий+ ЬЧ) +Асовцйд сов ЬЧ Ав 5.п (ий+ ЬЧ)+Азпой вп ЬЧ= :Асов(МК+2 ЬЧ) +Асов(м 1+Ь 9) Авз.пЫ+ 2 Ь 1 +Авп(И+ЬЧ) фК = 1 низких частот 15, второй аналого-цифровой преобразователь 16 второй регистр 18, третий и пятый сумматоры 10 и 22, второй и четвертый перемножители 6 и 8, второй блок памяти 4 и второй квадратор 21 образуют второй квадратурный канал.Устройство работает следующим образом.Входной сигнал в виде аддитивной 10 смеси и гармонических колебаний (среди которых существует и искомое с частотой ы) и шумов поступает на объединенные входы первого 12 и второго 13 преобразователей частоты. На опорный вход первого преобразователя 12 подается напряжение соваС где и, - нижняя частота рабочего диа- пазона частот), а на опорный вход второго преобразователя 13 подается сиг нал зЫпы ф,. Сигналы с выходов преобразователей 12 и 13 подаются на входы первого 14 и второго 15 фильтров низкой частоты (ФНЧ), которые выделяют низкочастотные составляющие с разностной частотойф фо = ( о+ф 1) фо = где вс- результирующая частота сигнала, действующего на входенакопителя.30+ Асоя 01;1, А,совйй+(И-К)Ь 9К = 1 Сигналы с выходов ФНЧ 14 и 15 поступают соответственно на входы первого 1 и второго 16 аналого-цифрового преобразователя (АЦП). С выходов АЦП 1 и 16 численные значения выборок А сов ( Мф к + Ч) и А вп(Й 1 к+ Ч) (1 с( М 1 - КТ 1 4 К 6 Б где М - число шагов, необходимое для принятия решения) с шагом дискретизации1ЬР(ЬГ - полоса анализируемых частот) .поступают на входы соответственно первого 17 и второго 18 регистров и запоминаются ими, Сигналы с выходов регистров 17 и 18 подаются на второй вход первого сумматора 2,и первый входпятого сумматора 22. Накопление амплитуды сигнала осуществляется следующим образом.Пусть навыходе аналого-цифрового преобразователя 1 в дискретные мо- менты времени появляются численные значения выборок АсовЖ, а на выходе АЦП 16 численные выборок значения А впийк, причем 1= КТгде . К - номер выборки, Т - период дискретизации. Для накопления амплиту- Фды сигнала с частотой ы надь выполнить следующие операции:11192114 5Учитывая, что Ск = КТ и весовойкоэффициент дЧ= Т, после И накоплений на входе первого квадратора 20 будет сигнал5Я, (К) = А й совиКТерити - иКТ)ки= АИ сояАБТ),а на входе второго квадратора 21,(1)1) = А 1) я 1 п(МИТ),На выходе пятого сумматора 22 получаем сигнал с мощностью8(1) = Б(1) + Б,(1)1)В устройстве указанные операцииреализуются следующим образом.На первом шаге число А сояА),С,++ Ч ), запомненное в первом регистре 17, М раэ вызывается в первыйсумматор 2, где М раз суммируетсяс М числами из, ячеек первого блокапамяти 3, во всех ячейках которогов начальный момент были записанынули. Полученные суммы с выхода пер. вого сумматора 2 А соя ь;С, + Ч,+ О) последовательно поступают напервый вход, первого перемножителя 5, на второй вход которого также последовательно поступают М весовых коэффициентов соя дЧ;( д,1М,из блока весовых коэффициентов 23,На выходе первого перемножителя 530образуется М произведений А соя( ШС++ Ч;) соя д Ч . Суммы с выхода первогосумматора последовательно поступаютна первый вход перемножителя 7, навторой вход которого с выхода блока весовых коэффициентов 23 поступают М весовых коэффициентов яп дЧВ итогена выходе перемножителя 7 поочередно появляются М произведенийА соя(,п;С + Ч; ) япЬ ,Работой. блока весовых коэффициентов 23 управляет генератор числовой последовательности 24,45Аналогичные операции выполняют и во втором квадратурном канале, с той разницей, что иэ регистра 8 извлекается число А яхп(МС + Ч), Так, на выходе перемножителя 6 поочередно образуется М произведений видаА я 1 п(Ш;С + Ч,) соя ьЧ а на выходе перемножителя 8А яЫ(АС + Ч;) соя Ь Ч;бС выходов первого 5 и второго 6перемножителей полученные произведения, поступают на входы второго сумматора 9,.на выходе которогопоявляются м чисел: А сов(иьс, + ь(ь ) совпав А Яьп( и,Ь, + Кь ) Яьп ьР; = А соЯ(и, +ы, ь ьь( ). пРоизведениЯ А Яьп(иьин, ь) соя дЧ поступают на третий сум 1матор 10 (с выходов третьего и четвертого перемножителей 7 и 8).На выходе третьего сумматора 10появляются М чиселА соя(м". + 4,) яЫ д Ч( + АхяхпС+ Ч ) соя дЧ = А я 1 пьС++ . + дЧ),С выхода второго сумматора У полученные числа поочередно записываютсяв М ячеек первого блока памяти 3,а М чисел, полученные в третьем сумма.оре 10 записываются в М ячееквторого блока памяти,4.На втором шаге в регистры 17 и 18занесены два числа А соя( ц,С + Ч)и А я 3.пА;С + Я,) соответственно.Далее по вышеописанной процедуре,число А сояА;С+ Ч,) М раз поступает на сумматор 2 и поочередно складывается сначала.с содержимым 1-й ячейки первого блока памяти 3, затем ссодержимым 2-й ячейки и т.д., в результате чего образуется М суммА сояь;С+ (.) + АсояАС+ Ч+Ь)Максимальной будет сумма при ) = хА сояп 2 Т + Ч; ) + Асоя(ю;Т + (,.+ ФТ)яя2 Асоя АА 2 Т + Ч;)Аналогично, во втором квадратурномканале на втором шаге максимальнымиз М чисел будет число 2 Аяп(А);2 Т Ч, ),После И накоплений максимальнымибудут числа БАсоя(нр;БТ + Ч, ) иИАя 1 п.Т - Ч,.);. На выходе четвертого сумматора 19 на 1)1-м шаге из Мчисел максимальным будет число .ГРА,которое сравнивается с пороговым значением в пороговом элементе И. Знаяпорядковый номер максимального чис-.ла, можно определить частоту действующего на вход приемника сигнала.Таким образом, устройство позволяет получить двойной выигрьпп в накапливаемой амплитуде, что приводитк увеличению отношения сигнал/шуми повьппение помехоустойчивости привыделении сигнала.1192114 итель С. ЛебедевМ.Надь , Корректор Е, Сиро Сост Техр Редактор В. Ко Заказ 7172 56"Патент", г. Ужгород, ул. Проектная иал ППП Тираж 8 КИПИ Государств о делам иэобре Москва, Ж, 1 Подписное нного комитета СССР ений и открытий Раушская наб., д. 4/5